基于指示避免有缺陷存储器单元的制作方法

阅读：评论：0

基于指示避免有缺陷存储器单元
1.交叉参考
2.本专利申请案主张由埃诺(eno)等人在2020年9月14日申请的标题为“基于指示避免有缺陷存储器单元(indication-based avoidance of defective memory cells)”的第17/019,843号美国专利申请案的优先权，所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。
技术领域
3.技术领域涉及基于指示避免有缺陷存储器单元。

背景技术：

4.下文大体上涉及用于存储器的一或多个系统，且更明确来说，涉及基于指示避免有缺陷存储器单元。
5.存储器装置广泛用于在例如计算机、无线通信装置、相机、数字显示器及类似物的各种电子装置中存储信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可被编程到通常由逻辑1或逻辑0表示的两种支持状态中的一者。在一些实例中，单个存储器单元可支持多于两种状态，其中任一者可被存储。为了存取存储信息，组件可读取或感测存储器装置中的至少一种存储状态。为了存取信息，组件可写入或编程存储器装置中的状态。
6.存在各种类型的存储器装置及存储器单元，其包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫族化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如feram)可长时间保存其存储的逻辑状态，即使缺少外部电源。易失性存储器装置(例如dram)会在与外部电源断开时丢失其存储的状态。

技术实现要素：

7.在一些实例中，一种主机装置：可将对与所述主机装置耦合的易失性存储器组件的一或多个地址的指示的请求从所述主机装置传输到非易失性存储器组件，所述主机装置将避免存取所述一或多个地址；可在所述主机装置处从所述非易失性存储器组件接收所述主机装置避免存取的所述易失性存储器组件的所述一或多个地址的所述指示；可通过所述主机装置与所述易失性存储器组件进行数据通信；及可在与所述易失性存储器组件进行所述数据通信时通过所述主机装置且至少部分基于从所述非易失性存储器组件接收的所述指示制止写入到所述易失性存储器组件的所述一或多个地址或从所述易失性存储器组件的所述一或多个地址读取。
8.在一些实例中，一种主机装置可：从主机装置接收对易失性存储器组件的一或多个地址的指示的请求，所述主机装置将避免存取所述一或多个地址；至少部分基于所述请
求从非易失性存储器组件检索指示所述主机装置将避免存取的所述易失性存储器组件的所述一或多个地址的信息；及将所述主机装置将避免存取的所述易失性存储器组件的所述一或多个地址的所述指示传输到所述主机装置。
9.在一些实例中，一种设备可包含易失性存储器组件及非易失性存储器组件，所述非易失性存储器组件经配置以：存储指示所述易失性存储器组件内的一或多个有缺陷存储器单元的信息；接收对所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示的请求；及响应于所述请求而输出所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示。
附图说明
10.图1说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的系统的实例。
11.图2说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的地址指示方案的实例。
12.图3说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的装置通信配置的实例。
13.图4说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的装置通信配置的实例。
14.图5展示根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的主机装置的框图。
15.图6展示根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的存储器装置的框图。
16.图7及8展示说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的一或若干方法的流程图。
具体实施方式
17.系统(例如与存储器装置或一组存储器装置耦合的主机装置)可包含易失性存储器(例如动态随机存取存储器(dram))，其中易失性存储器可包含易失性存储器单元。在一些情况中，主机装置要避免存取系统内的易失性存储器单元中的一或多者。举例来说，某数量的易失性存储器单元可能有缺陷(例如，由于制造缺陷)。存储器单元可在其困于一种状态或另一状态、易于被不正确读回或否则被确定为未能通过可靠性测试(例如后制造)时被视作有缺陷的。
18.在一些情况中，为了防止有缺陷存储器单元影响存储器装置(及因此更广泛系统)的性能，存储器装置可包含经配置以依未知或主机装置可检测的方式取代有缺陷单元的冗余(例如备用)单元。例如，当主机装置传输命令以存取有缺陷存储器单元(例如，从有缺陷存储器单元读取或写入到有缺陷存储器单元)时，存储器装置可代以存取取代存储器单元，而无需向主机装置警告替换。但可由冗余单元取代的有缺陷单元的数量可能受到限制。例如，冗余单元及相关联电路系统(例如用于激活及配置冗余单元的使用的熔丝或反熔丝)两者要占用存储器装置内的空间。因此，冗余单元的数量会受限制以避免过度增大存储器装
置或系统的大小，无论是在工厂、在系统组装时或在系统操作时，此都会限制有缺陷存储器单元可经由取代方案来修复的程度。
19.然而，如本文中描述，主机装置可从系统内的一或多个存储器装置接收关于主机装置将避免存取(例如，从其读取数据或将数据写入到其)的存储器单元(例如有缺陷存储器单元)的信息。举例来说，系统内的一或多个非易失性存储器装置可存储关于系统内的有缺陷或另外应避免的存储器单元(例如易失性存储器单元或其它非易失性存储器单元或两者)的信息。主机装置可从一或多个非易失性存储器装置接收主机装置将避免存取的存储器单元的指示，且主机装置可因此避免存取所指示的存储器单元。因此，例如，不是使用有限数目个取代存储器单元替换有缺陷存储器单元，而是主机装置可避免存取任何数量的所指示的存储器单元。在一些情况中，例如，主机装置可(例如，从非易失性存储器装置)接收主机装置将在系统启动或重启之后避免的一或多个存储器单元(例如，在易失性存储器装置内)的指示。当将避免的存储器单元是易失性存储器单元时，将指示将避免的存储器单元的信息(例如相关联地址)存储于非易失性存储器中可允许此信息编程及在缺少系统电源的情况下保存，例如在将使易失性存储器及相关联非易失性存储器作为同一装置、裸片、封装或模块的部分运送到客户之前。
20.本文中的教示可适于包含各种存储器类型及架构的系统。作为一个实例，如果系统包含包括易失性存储器(例如dram)的双列直插式存储器模块(dimm)，那么系统可将关于有缺陷或另外应避免的易失性存储器单元的信息存储于dimm的串行存在检测(spd)存储器内，其中spd存储器可为非易失性的(例如，可为spd电可擦除可编程只读存储器(eeprom))。作为另一实例，易失性存储器及非易失性存储器两者可包含于单个封装内，例如其中易失性存储器包含于一或多个芯片(例如裸片)上且非易失性存储器(例如与非(nand)存储器)包含于一或多个其它芯片(例如裸片)上，其中关于易失性存储器的有缺陷或另外应避免的单元的信息存储于非易失性存储器内。此架构可称为多芯片封装(mcp)架构。作为又一实例，系统可包含单个芯片(例如裸片)上的易失性及非易失性存储器两者，其可称为单芯片封装(scp)架构，且系统可将关于易失性存储器的有缺陷或另外应避免的单元的信息存储于同一芯片上的非易失性存储器内。
21.首先在参考图1描述的实例系统的背景下描述本公开的特征。在参考图2到4描述的实例地址指示方案及实例架构的背景下进一步描述本公开的特征。本公开的这些及其它特征通过与参考图5到8描述的基于指示避免有缺陷存储器单元的实例设备图及流程图进一步说明及参考所述实例设备图及流程图进一步描述。尽管各个实例在本文中可在避免存取有缺陷存储器单元的主机装置的背景下描述，但应理解，本文中的教示可经扩展以出于任何原因避免存取一或多个存储器单元。
22.图1说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如存储器装置110)的背景下描述。
23.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、车辆控制器或类似物的方面。存储器装
置110可为可操作以存储系统100的一或多个其它组件的数据的系统的组件。
24.系统100的至少部分可为主机装置105的实例。主机装置105可为装置内的处理器或其它电路系统的实例，其使用存储器来例如在计算装置、移动计算装置、无线装置、图形处理装置、图形处理单元(gpu)、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、车辆控制器、单芯片系统(soc)或一些其它固定或便携式电子装置等等内执行过程。
25.存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用于调制信号的调制方案、用于传递信号的不同引脚配置、用于主机装置105及存储器装置110的物理封装的各种形状因子、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。
26.存储器装置110可操作以存储主机装置105的组件的数据。在一些实例中，存储器装置110可用作主机装置105的从式装置(例如，响应及执行由主机装置105例如通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
27.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130、启动加载程序140、操作系统145或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置105的组件可使用总线135来彼此耦合。
28.处理器125可操作以提供系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc等等的实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的部分。
29.外部存储器控制器120可操作以能够在系统100或主机装置105的组件(例如处理器125)与存储器装置110之间传递信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或其在本文中描述的功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其一些组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或其在本文中描述的功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
30.bios组件130可为软件或固件组件，其可初始化及运行系统100或主机装置105的各个硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各个组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。在一些情况中，包含于bios组件130中的代码可由处理器125执行。
31.在一些实例中，在主机装置105启动之后，主机装置105可根据操作系统140操作系统100。操作系统可为包含经配置以由处理器125执行以操作及管理系统100的各个硬件及软件组件的代码的软件组件。操作系统140可包含可由处理器125执行且存储于可包含于存储器装置110中或与存储器装置110分离的系统100内的非易失性存储器(例如硬盘或nand存储器)中的一组指令。
32.启动加载程序140可为软件或固件组件，其可经执行(例如，由处理器125)以初始化操作系统145或其它软件组件(例如，在执行包含于bios组件130中的代码之后)。举例来说，当执行时，启动加载程序140可将一些或所有操作系统145写入到存储器装置110内的易失性存储器中(例如，在从非易失性存储器读取操作系统145代码之后)。尽管在图1的实例中单独说明，但在一些情况中，启动加载程序140可包含于bios组件130中或否则与bios组件130组合。
33.存储器装置110可包含支持所要容量或指定容量用于数据存储的装置存储器控制器155及一或多个存储器裸片160(例如存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元集合(例如一或多个栅格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。
34.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中连同存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。
35.在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储主机装置105的数据的写入命令或指示存储器装置110将提供存储于存储器裸片160中的数据到主机装置105的读取命令。
36.本地存储器控制器165(例如在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信或直接与外部存储器控制器120或处理器125通信或其组合。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调接收到的信号的解码器、用于编码或调制将传输的信号的编码器或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
37.主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主
机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以用作通道的部分。
38.通道115(及相关联信号路径及端子)可专用于传递一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或其组合。在一些实例中，信令可经过通道115使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令进行通信。在sdr信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如信号电平)。在ddr信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)寄存信号的两个调制符号(例如信号电平)。
39.当系统100启动时，启动加载程序140可包含用于初始化与处理器125耦合的一或多个存储器控制器(例如外部存储器控制器120)的例程。举例来说，初始化外部存储器控制器120可包含查询存储器装置110以检索存储器装置110的时序参数或拓扑参数(例如排名计数)。举例来说，存储器装置110可包含易失性存储器(例如dram)且还包含非易失性存储器(例如nand或eeprom)，且可查询非易失性存储器以获得关于易失性存储器的信息。
40.在外部存储器控制器120初始化之后，可由主机装置105寻址的逻辑地址空间(其可代替地称为虚拟或系统地址空间)可实施于对存储器装置110的寻址命令，其可将逻辑地址转译成与存储器装置110处的一组存储器单元(例如易失性存储器单元)相关联的对应物理地址空间。例如，在外部存储器控制器120初始化之后，处理器125或外部存储器控制器120可从非易失性存储器(其可包含于存储器装置110中或与存储器装置110分离，取决于实施方案)读取或否则获得与其它程序(例如应用程序)相关联的可执行指令，且可将此类可执行指令写入到存储器装置110。处理器125或外部存储器控制器120此后可从存储器装置110读取及执行指令(基于寻址到相关联逻辑地址空间的命令)且还可写入到存储器装置110及从存储器装置110读取(基于寻址到相关联逻辑地址空间的命令)。
41.在一些情况中，如果写入到存储器装置110的信息(例如可执行指令或数据)未从存储器装置110准确读回，那么系统100或相关联组件或程序(例如应用程序)会遭受错误条件或甚至崩溃。举例来说，如果信息被写入到存储器装置110内的一或多个有缺陷存储器单元，那么此类错误可能发生。因此，如本文中描述，如果主机装置105识别主机装置105将避免存取(例如，避免写入到其或从其读取)的存储器装置110内的存储器单元(例如有缺陷存储器单元)且主机装置105避免存取此类存储器单元，那么此类错误的可能性可降低且系统100的可靠性可提高，以及所属领域的一般技术人员应了解的其它益处。举例来说，针对至少一些应用，配置主机装置105接收有缺陷或另外应避免的存储器单元的指示可使具有比可经由包含于存储器装置110中的有限数量的冗余或备用存储器单元修复的数量更大的有缺陷存储器单元数量的存储器装置110可用，此可提高生产良率或提供其它经济效益。
42.根据本文中的教示，关于存储器装置110内的一或多个有缺陷易失性存储器单元的信息(例如地址)可经存储于系统100的非易失性存储器内，其中此非易失性存储器可包含于存储器装置110中或与存储器装置110分离。主机装置105可经配置以查询非易失性存
储器的一或多个有缺陷易失性存储器单元的指示且此后避免存取所指示的易失性存储器单元。在一些情况中，启动加载程序140可经配置以执行此查询作为系统100的启动例程的部分。例如，如果存储器装置110是dimm，那么主机装置105(例如启动加载程序140)可经配置以从包含于dimm中的spd eeprom请求一或多个有缺陷地址的指示，其中spd eeprom还可存储及提供dimm内的易失性存储器的一或多个操作(例如时序或拓扑)参数的指示。作为另一实例，存储器装置110可包含作为易失性(例如dram)存储器170的相同或不同存储器裸片160上的非易失性(例如nand)存储器，且主机装置105(例如启动加载程序140)可经配置以从此非易失性存储器请求一或多个有缺陷地址的指示。在一些情况中，外部存储器控制器120可直到主机装置105获得关于存储器装置110内将避免的存储器单元的信息之后才初始化。
43.图2说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的存储器架构200的实例。在一些实例中，存储器架构200可表示一方案，系统可通过所述方案将避免存取的地址传递到主机装置(例如参考图1描述的主机装置105)且主机装置可通过所述方案将接收到的地址映射到一组系统物理地址。
44.存储器架构200可包含dimm 205。dimm 205可包含易失性存储器210-a、210-b、210-c及210-d的一或多个例子(例如dram装置)。在一些实例中，易失性存储器210的每一例子可为参考图1描述的存储器装置110或存储器裸片160的实例。易失性存储器210的例子可经配置以存储在dimm 205处于有效状态(例如通电)时保存的数据。另外，dimm 205可包含非易失性存储器(例如spd eeprom 215)。无论dimm 205是处于有效状态(例如通电)还是非有效状态(例如断电或与电源断开)，非易失性存储器都可经配置以保存数据。
45.存储器架构200还可包含主机装置202，其可为参考图1描述的主机装置105的实例。主机装置202可包含启动加载程序235，其可为参考图1描述的启动加载程序140的实例。主机装置202可使用系统物理地址空间245(例如逻辑地址空间)内的地址(其可表示一组系统物理地址250(例如逻辑地址))寻址与dimm 205交换的命令、数据或其它信令。另外，主机装置202可包含操作系统255，其可为参考图1描述的操作系统145的实例。
46.spd eeprom 215可经配置以存储包含关于易失性存储器210的例子中通常可称为有缺陷存储器位置225的一或多个有缺陷单元或单元组(例如行、列、存储体)的信息的表220(即，坏存储器元件表(bmet))。例如，spd eeprom 215可存储对应于以下的信息：易失性存储器例子210-a的第一有缺陷存储器位置225-a、易失性存储器例子210-b的第二有缺陷存储器位置225-b及易失性存储器例子210-d的第三有缺陷存储器位置225-c。在一些实例中，表220可包含每一有缺陷存储器位置225的条目及对应于所述有缺陷存储器位置225中的连续有缺陷单元、行、列、存储体或位的数量的长度。例如，有缺陷存储器位置225-a可对应于8个有缺陷单元、行、列或存储体；有缺陷存储器位置225-b可对应于2个有缺陷单元、行、列或存储体；且有缺陷存储器位置225-c可对应于3个有缺陷单元、行、列或存储体。
47.在一些实例中，spd eeprom 215可经配置以将一或多个有缺陷易失性存储器单元的指示提供到主机装置202。例如，主机装置202的启动加载程序235可提供在主机装置202处执行时致使主机装置202将对一或多个有缺陷单元的指示的请求传输到spd eeprom 215的指令。例如，请求可包含用于spd eeprom 215的读取命令或其它查询。在接收请求之后，spd eeprom 215可检索对应于一或多个有缺陷单元的信息(例如表220)且可将一或多个有
缺陷单元的指示(例如表220的指示)提供到主机装置202。
48.主机装置202可(例如，基于执行启动加载程序235)将有缺陷存储器位置225中的每一者映射到系统物理地址空间245内的对应系统物理地址250。例如，有缺陷存储器位置225可各自由与dimm 205或其中的易失性存储器210相关联的物理地址空间内的对应地址指示(例如，经由表220)，且启动加载程序235可包含指示主机装置202的处理器(例如处理器125)将每一有缺陷存储器位置225的相应物理地址映射到相应系统物理地址250的代码。例如，主机装置202可将有缺陷存储器位置225-a映射到系统物理地址250-a，将有缺陷存储器位置225-b映射到系统物理地址250-b，及将有缺陷存储器位置225-c映射到系统物理地址250-c。因此，例如，存储器位置225可相对于存储器位置225驻留于其内的易失性存储器例子210定义且可各自在其相应易失性存储器例子210的第一地址空间(例如物理地址空间)中。同时，系统物理地址250可相对于系统物理地址空间245定义且可因此在第二地址空间(例如逻辑地址空间)中。因而，将存储器位置225映射到相应系统物理地址250可涉及从第一地址空间映射到第二地址空间。
49.在将存储器位置225映射到相应系统物理地址250之后，启动加载程序235可致使主机装置202将相应系统物理地址250(例如系统物理地址250-a、250-b及250-c)的对应指示(例如黑名单)提供到操作系统255。操作系统255在接收黑名单之后可隔离所指示的系统物理地址250(例如，制止致使主机装置202从所指示的系统物理地址250读取、写入到所指示的系统物理地址250或否则存取或利用所指示的系统物理地址250)，使得操作系统255不利用对应有缺陷存储器位置225。举例来说，操作系统255可不将对应系统物理地址250分配给任何应用程序。在一些实例中，操作系统255(或包含于主机装置202中的处理器，例如cpu)可将这些系统物理地址250标记为保留，此可阻止暴露于其及相关联伴随错误。在一些实例中，包含于主机装置202中或与主机装置202耦合的dimm 205的控制器(例如主机侧dram控制器)可直到将避免的系统物理地址250提供到操作系统255或至少由主机装置202获得之后才初始化(例如，通过启动加载程序235)。
50.图3说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的装置通信配置300的实例。在一些实例中，存储器架构300可由图1或2的一或多个组件实施。例如，存储器装置305可为参考图1描述的存储器装置110的实例或参考图2描述的易失性存储器210的例子，且主机装置320可为参考图1描述的主机装置105或所描述的主机装置202的实例。
51.存储器架构300可包含存储器装置305。存储器装置305可包含dram裸片310(其可为易失性存储器的实例)及nand存储器315(其可为非易失性存储器的实例)。dram裸片310可为参考图1描述的存储器裸片160的实例。dram裸片310及nand存储器315可包含于同一封装中。然而，在一些实例中，dram裸片310可在第一裸片(其可称为芯片)上，且nand存储器315可在第二裸片上。在此类情况中，存储器装置可被视作mcp。
52.存储器架构300还可包含主机装置320。主机装置320可包含启动加载程序325及操作系统330。启动加载程序325可为参考图1描述的启动加载程序140或参考图2描述的启动加载程序235的实例。操作系统330可为参考图2描述的操作系统255的实例。
53.在一些实例中，存储器装置305可经配置以与主机装置320通信。例如，dram裸片310可经由第一接口(例如第一总线或一组引脚)与主机装置320通信，且nand存储器315可
经由第二接口(例如第二总线或一组引脚)与主机装置320通信。存储器装置305与主机装置320之间的通信可包含命令(例如用于存取dram裸片310或nand存储器315的命令)或数据(例如将写入到dram裸片310或从dram裸片310或nand存储器315读取的数据)。
54.在本实例中，nand存储器315可经配置以存储包含关于dram裸片310中的一或多个有缺陷单元的信息的表(例如参考图2描述的表220)(即，bmet)。例如，nand存储器315可存储对应于以下的信息：dram裸片310的第一存储器位置、dram裸片310的第二存储器位置及dram裸片310的第三存储器位置。举例来说，表可包含每一存储器位置的条目及对应于所述存储器位置中的连续有缺陷单元、行或列的数量的长度。在一些实例中，存储器装置305可包含多个dram裸片310。在此类实例中，包含于表中的存储器位置可来自多个dram裸片310中的一或多者。
55.在一些实例中，nand存储器315可经配置以将一或多个有缺陷单元的指示提供到主机装置320。例如，主机装置320的启动加载程序325可为主机装置320提供传输对一或多个有缺陷单元的指示的请求的指令。例如，请求可包含用于nand存储器315的读取命令。在接收请求之后，nand存储器315可检索对应于一或多个有缺陷单元的信息(例如表，例如参考图2描述的表220)且可将一或多个有缺陷单元的指示(例如表220的指示)提供到包含启动加载程序325的主机装置320。在一些实例中，表可具有特定放置(例如擦除块0的前n页)。且在一些实例中，nand存储器315的驱动程序软件可识别表用于dram裸片310。
56.使用启动加载程序325，主机装置320可将所提供的存储器位置映射到物理存储器，例如参考图2描述。例如，启动加载程序325可包含指示主机装置320的处理器(例如处理器125)将可依据dram裸片310的物理地址空间内的物理地址指示的每一存储器位置映射到由主机装置320使用的地址空间的相应系统物理地址的代码。例如，主机装置320可将第一存储器位置映射到第一系统物理地址，将第二存储器位置映射到第二系统物理地址，及将第三存储器位置映射到第三系统物理地址。因此，例如，由nand存储器315指示的存储器位置可相对于存储器位置可驻留于其内的dram裸片310定义且可各自在dram裸片310的第一地址空间中。同时，系统物理地址可相对于物理存储器定义且可因此在物理存储器的第二地址空间中。因而，将存储器位置映射到相应物理地址可涉及从第一地址空间映射到第二地址空间。
57.在将存储器位置映射到相应系统物理地址之后，主机装置320可由启动加载程序325指示将相应系统物理地址的黑名单中继到主机装置320的操作系统330。操作系统330在接收黑名单之后可隔离所指示的系统物理地址，使得操作系统330不利用系统物理地址且操作系统330不将这些地址分配给应用程序。
58.在一些实例中，包含于主机装置320中或与主机装置320耦合的dram裸片310的控制器(例如主机侧dram控制器)可直到将避免的系统物理地址提供到操作系统330或至少由主机装置320获得之后才初始化(例如，通过启动加载程序325)。
59.尽管图3的实例的方面参考dram及nand存储器类型描述，但应理解，本文中的教示可适用于任何存储器类型，包含mcp内的易失性与非易失性存储器的任何组合。
60.图4说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的装置通信配置400的实例。在一些实例中，存储器架构400可由图1到3的一或多个组件实施。例如，dram裸片405可为参考图1描述的存储器裸片160的实例、参考图2描述的易失性存储器210
的例子或参考图3描述的dram裸片310。另外，主机装置435可为参考图1描述的主机装置105或参考图2描述的主机装置202的实例。
61.存储器架构400可包含dram裸片405。dram裸片405可包含dram阵列410，其可为易失性存储器的实例。dram阵列410可为参考图1描述的存储器阵列170的实例。在一些实例中，dram阵列410可包含一或多个存储体422。例如，在本实例中，dram阵列410可包含存储体422-a、422-b、422-c及422-d。
62.在一些情况中，dram裸片405包含非易失性存储装置415，其可为非易失性存储器的实例。在一些实例中，非易失性存储装置415可单独或以任何组合包含可编程只读存储器(prom)、一或多个熔丝、一或多个反熔丝或任何其它类型的非易失性存储器。dram裸片405可包含于存储器装置(例如存储器装置110)中。dram裸片405可进一步包含地址多路复用器(mux)430。在其中存储器装置包含dram裸片405的单个例子的实例中，存储器装置可被视作scp。
63.存储器架构400还可包含主机装置435。主机装置435可包含启动加载程序440及操作系统445。启动加载程序440可为参考图1描述的启动加载程序140、参考图2描述的启动加载程序235或参考图3描述的启动加载程序325的实例。操作系统445可为参考图2描述的操作系统255或参考图3描述的操作系统330的实例。
64.dram阵列410及非易失性存储装置415可与地址mux 430耦合。地址mux 430可进一步与主机装置435耦合。例如，地址mux 430可与经配置以执行对应于启动加载程序440、操作系统445或两者的代码的主机装置435的存储器控制器耦合。
65.地址mux 430(其也可称为多路复用电路系统)可经配置以选择性将命令或其它信号路由到dram阵列410或非易失性存储装置415。举例来说，地址mux 430可将寻址到存储器裸片405的地址空间的第一部分的信令路由到dram阵列410，且地址mux 430可将寻址到存储器裸片405的地址空间的第二部分的信令路由到非易失性存储装置415。例如，当主机装置435提供指示存取dram阵列410的存储体的第一组行(例如给定存储体的前n行)的命令时，地址mux 430可将命令路由到非易失性存储装置415而非路由到dram阵列410。尽管说明为包含于图4的实例中的dram裸片405中，但所属领域的一般技术人员应了解，在一些实施方案中，地址mux 430可不包含于dram裸片405中。举例来说，地址mux 430及相关概念可用于例如参考图3描述的实例的mcp实例中。
66.在一些实例中，非易失性存储装置415可包含一组非易失性模式寄存器。在一些此类实例中，启动加载程序440可通过传输寻址到模式寄存器的读取命令来查询非易失性存储装置415。在一些此类实例中，非易失性存储装置415的地址空间可不同于dram阵列410的地址空间。
67.非易失性存储装置415可经配置以存储关于dram阵列410中的一或多个有缺陷单元的信息，例如(举例来说)表(例如bmet 420，其可为参考图2描述的表220的实例)。例如，非易失性存储装置415可存储对应于以下的信息：存储体422-d处的存储器位置425-a、存储体422-b处的存储器位置425-b及存储体422-a处的存储器位置425-c。在一些实例中，bmet 420可包含每一存储器位置的条目及对应于所述存储器位置425中的连续有缺陷单元、行或列的数量的长度。
68.在一些实例中，非易失性存储装置415可经配置以将一或多个有缺陷单元的指示
提供到主机装置435。例如，主机装置435的启动加载程序440可为主机装置435提供传输对一或多个有缺陷单元的指示的请求的指令。例如，请求可包含用于非易失性存储装置415的读取命令。在接收请求之后，非易失性存储装置415可检索对应于一或多个有缺陷单元的信息(例如表，例如bmet 220)且可将一或多个有缺陷单元的指示(例如bmet 420的指示)提供到包含启动加载程序440的主机装置435。
69.使用启动加载程序440，主机装置435可将从与dram阵列410相关联的物理地址空间提供的存储器位置映射到与主机装置435相关联的系统物理地址空间(例如虚拟地址空间)，例如参考图2描述。例如，启动加载程序440可包含指示主机装置435的处理器(例如处理器125)将每一有缺陷存储器位置的每一相应地址映射到相应系统物理地址的代码。例如，主机装置435可将第一有缺陷存储器位置映射到第一系统物理地址，将第二有缺陷存储器位置映射到第二系统物理地址，及将第三有缺陷存储器位置映射到第三系统物理地址。因此，例如，有缺陷存储器位置可相对于存储器位置可驻留于其内的dram阵列410定义且可各自在dram阵列410的第一地址空间中。同时，系统物理地址可相对于由主机装置435用于寻址到dram裸片405的命令或其它信令的第二地址空间定义。因而，将存储器位置映射到相应系统物理地址可涉及从第一地址空间映射到第二地址空间。
70.在将存储器位置映射到相应系统物理地址之后，主机装置435可由启动加载程序440指示将相应系统物理地址的黑名单中继到主机装置435的操作系统445。操作系统445在接收黑名单之后可隔离所指示的系统物理地址，使得操作系统445不利用系统物理地址且操作系统445不将这些地址分配给应用程序。
71.在一些实例中，包含于主机装置435中或与主机装置435耦合的dram裸片405或dram阵列410的控制器(例如主机侧dram控制器)可直到将避免的系统物理地址提供到操作系统445或至少由主机装置435获得之后才初始化(例如，通过启动加载程序440)。
72.尽管图4的实例的方面参考dram及nand存储器类型描述，但应理解，本文中的教示可适用于任何存储器类型，包含scp内的易失性与非易失性存储器的任何组合。
73.图5展示根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的主机装置505的框图500。主机装置505可为参考图1到4描述的主机装置的方面的实例。主机装置505可包含请求传输器510、地址指示接收器515、数据通信组件520、存取组件525、地址映射组件530、启动识别组件535、控制器初始化组件540及寻址组件545。这些模块中的每一者可直接或间接彼此通信(例如，经由一或多个总线)。
74.请求传输器510可将对与主机装置耦合的易失性存储器组件的一或多个地址的指示的请求从主机装置传输到非易失性存储器组件，主机装置将避免存取一或多个地址。在一些实例中，将请求传输到非易失性存储器组件可包含查询非易失性存储器组件的关于易失性存储器组件的串行存在检测(spd)信息。
75.在一些情况中，主机装置包含启动加载程序，其中启动加载程序传输对一或多个地址的指示的请求。
76.地址指示接收器515可在主机装置处从非易失性存储器组件接收主机装置将避免存取的易失性存储器组件的一或多个地址的指示。
77.数据通信组件520可通过主机装置与易失性存储器组件进行数据通信。
78.当与易失性存储器组件进行数据通信时，存取组件525可通过主机装置且基于从
非易失性存储器组件接收的指示制止写入到易失性存储器组件的一或多个地址或从易失性存储器组件的一或多个地址读取。
79.在一些实例中，一或多个地址可在与易失性存储器组件相关联的第一地址空间内。在一些此类实例中，地址映射组件530可将一或多个地址映射到与主机装置相关联的第二地址空间内的一或多个对应地址，其中通过主机装置的制止包含隔离一或多个对应地址。
80.启动识别组件535可识别主机装置的启动或重启，其中传输对一或多个地址的指示的请求是基于识别启动或重启。举例来说，启动识别组件535可为本文中描述的启动加载程序、包含于所述启动加载程序中或与所述启动加载程序耦合。在一些实例中，启动加载程序可制止写入到易失性存储器组件的一或多个地址或从易失性存储器组件的一或多个地址读取。
81.控制器初始化组件540可在(例如，由主机装置)接收一或多个地址的指示之后在主机装置处初始化易失性存储器组件的控制器。
82.寻址组件545可寻址对一或多个模式寄存器的请求，其中将请求传输到非易失性存储器组件是基于寻址。在一些实例中，寻址组件545可寻址对易失性存储器组件的地址空间的第一部分内的地址的请求，其中一或多个地址在易失性存储器组件的地址空间的第二部分内，且其中将请求传输到非易失性存储器组件是基于寻址。
83.在一些情况中，易失性存储器组件包含一组易失性存储器装置，其中一或多个地址包含一组易失性存储器装置内的所述一组易失性存储器装置的地址。在一些情况中，一或多个地址对应于易失性存储器组件内的一或多个有缺陷存储器单元。在一些情况中，易失性存储器组件可包含动态随机存取存储器(dram)。在一些情况中，非易失性存储器组件包括与非(nand)存储器。
84.图6展示根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的存储器装置605的框图600。存储器装置605可为参考图1到4描述的存储器装置的方面的实例。存储器装置605可包含请求接收器610、地址信息检索器615、地址指示传输器620、地址识别组件625、请求路由组件630及模式寄存器识别组件635。这些模块中的每一者可直接或间接彼此通信(例如，经由一或多个总线)。
85.请求接收器610可从主机装置接收对易失性存储器组件的一或多个地址的指示的请求，主机装置将避免存取一或多个地址。在一些情况中，易失性存储器组件包含动态随机存取存储器(dram)。在一些情况中，易失性存储器组件包含封装内的第一裸片上的动态随机存取存储器(dram)。
86.地址信息检索器615可基于请求从非易失性存储器组件检索指示主机装置将避免存取的易失性存储器组件的一或多个地址的信息。在一些情况中，非易失性存储器组件存储dram的串行存在检测(spd)信息，spd信息包含指示一或多个地址的信息。在一些情况中，非易失性存储器组件包含封装内的第二裸片上的与非(nand)存储器。在一些情况中，非易失性存储器组件包含一次性可编程存储器。在一些情况中，易失性存储器组件及非易失性存储器组件在同一裸片上。
87.地址指示传输器620可将主机装置将避免存取的易失性存储器组件的一或多个地址的指示传输到主机装置。
88.地址识别组件625可识别与请求相关联的地址。请求路由组件630可基于与请求相关联的地址将请求路由到非易失性存储器组件，其中与请求相关联的地址在易失性存储器组件的地址空间的第一部分内，且其中一或多个地址在易失性存储器组件的地址空间的第二部分内。
89.在一些情况中，模式寄存器识别组件635可基于请求识别一或多个模式寄存器，其中非易失性存储器组件包含一或多个模式寄存器。
90.图7展示说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的一或若干方法700的流程图。方法700的操作可由本文中描述的主机装置或其组件实施。举例来说，方法700的操作可由参考图5描述的主机装置执行。在一些实例中，主机装置可执行一组指令以控制主机装置的功能元件执行所描述的功能。另外或替代地，主机装置可使用专用硬件执行所描述的功能的方面。
91.在705，主机装置可将对与主机装置耦合的易失性存储器组件的一或多个地址的指示的请求传输到非易失性存储器组件，主机装置将避免存取一或多个地址。操作705可根据本文中描述的方法执行。在一些实例中，操作705的方面可由参考图5描述的请求传输器执行。
92.在710，主机装置可从非易失性存储器组件接收主机装置将避免存取的易失性存储器组件的一或多个地址的指示。操作710可根据本文中描述的方法执行。在一些实例中，操作710的方面可由参考图5描述的地址指示接收器执行。
93.在715，主机装置可与易失性存储器组件进行数据通信(例如，传输或接收)。操作715可根据本文中描述的方法执行。在一些实例中，操作715的方面可由参考图5描述的数据通信组件执行。
94.在720，主机装置可在与易失性存储器组件进行数据通信时基于从非易失性存储器组件接收的指示制止写入到易失性存储器组件的一或多个地址或从易失性存储器组件的一或多个地址读取。操作720可根据本文中描述的方法执行。在一些实例中，操作720的方面可由参考图5描述的存取组件执行。
95.在一些实例中，本文中描述的设备可执行一或若干方法，例如方法700。所述设备可包含用于将对与主机装置耦合的易失性存储器组件的一或多个地址的指示的请求从主机装置传输到非易失性存储器组件的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)，所述主机装置将避免存取所述一或多个地址。所述设备可进一步包含用于在主机装置处从非易失性存储器组件接收主机装置将避免存取的易失性存储器组件的一或多个地址的指示的操作、特征、构件或指令。所述设备可进一步包含用于通过主机装置与易失性存储器组件进行数据通信的操作、特征、构件或指令。所述设备可进一步包含用于在与易失性存储器组件进行数据通信时通过主机装置且基于从非易失性存储器组件接收的指示制止写入到易失性存储器组件的一或多个地址或从易失性存储器组件的一或多个地址读取的操作、特征、构件或指令。
96.在本文中描述的方法700及设备的一些实例中，一或多个地址可在与易失性存储器组件相关联的第一地址空间内，且所述设备可进一步包含用于将一或多个地址映射到与主机装置相关联的第二地址空间内的一或多个对应地址的操作、特征、构件或指令，其中通过主机装置的制止可包含用于隔离一或多个对应地址的操作、特征、构件或指令。
97.本文中描述的方法700及设备的一些实例可进一步包含用于识别主机装置的启动或重启的操作、特征、构件或指令，其中传输对一或多个地址的指示的请求可基于识别启动或重启。
98.本文中描述的方法700及设备的一些实例可进一步包含用于在接收一或多个地址的指示之后在主机装置处初始化易失性存储器组件的控制器的操作、特征、构件或指令。
99.在本文中描述的方法700及设备的一些实例中，主机装置可包含启动加载程序，其中启动加载程序传输对一或多个地址的指示的请求。
100.本文中描述的方法700及设备的一些实例可进一步包含用于通过启动加载程序制止写入到易失性存储器组件的一或多个地址或从易失性存储器组件的一或多个地址读取的操作、特征、构件或指令。
101.在本文中描述的方法700及设备的一些实例中，易失性存储器组件包含一组易失性存储器装置，其中一或多个地址包含一组易失性存储器装置内的多个易失性存储器装置(例如多个易失性存储器装置中的存储器单元)的地址。
102.在本文中描述的方法700及设备的一些实例中，一或多个地址可对应于易失性存储器组件内的一或多个有缺陷存储器单元。
103.在本文中描述的方法700及设备的一些实例中，用于将请求传输到非易失性存储器组件的操作、特征、构件或指令可包含用于查询非易失性存储器组件的关于易失性存储器组件的串行存在检测(spd)信息的操作、特征、构件或指令。
104.在本文中描述的方法700及设备的一些实例中，易失性存储器组件可包含动态随机存取存储器(dram)，且非易失性存储器组件可包含与非(nand)存储器。
105.本文中描述的方法700及设备的一些实例可进一步包含用于寻址对一或多个模式寄存器的请求的操作、特征、构件或指令，其中将请求传输到非易失性存储器组件可基于寻址。
106.本文中描述的方法700及设备的一些实例可进一步包含用于寻址对易失性存储器组件的地址空间的第一部分内的地址的请求的操作、特征、构件或指令，其中一或多个地址可在易失性存储器组件的地址空间的第二部分内，且其中将请求传输到非易失性存储器组件可基于寻址。
107.图8展示说明根据本文中公开的实例的支持基于指示避免有缺陷存储器单元的一或若干方法800的流程图。方法800的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法800的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
108.在805，存储器装置可从主机装置接收对易失性存储器组件的一或多个地址的指示的请求，所述主机装置将避免存取所述一或多个地址。操作805可根据本文中描述的方法执行。在一些实例中，操作805的方面可由参考图6描述的请求接收器执行。
109.在810，存储器装置可基于请求从非易失性存储器组件检索指示主机装置将避免存取的易失性存储器组件的一或多个地址的信息。操作810可根据本文中描述的方法执行。在一些实例中，操作810的方面可由参考图6描述的地址信息检索器执行。
110.在815，存储器装置可将主机装置将避免存取的易失性存储器组件的一或多个地
址的指示传输到主机装置。操作815可根据本文中描述的方法执行。在一些实例中，操作815的方面可由参考图6描述的地址指示传输器执行。
111.在一些实例中，本文中描述的设备可执行一或若干方法，例如方法800。所述设备可包含用于从主机装置接收对易失性存储器组件的一或多个地址的指示的请求的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)，所述主机装置将避免存取所述一或多个地址。所述设备可进一步包含用于基于请求从非易失性存储器组件检索指示主机装置将避免存取的易失性存储器组件的一或多个地址的信息的特征、构件或指令。所述设备可进一步包含用于将主机装置将避免存取的易失性存储器组件的一或多个地址的指示传输到主机装置的特征、构件或指令。
112.在本文中描述的方法800及设备的一些实例中，易失性存储器组件可包含动态随机存取存储器(dram)，且非易失性存储器组件可存储dram的串行存在检测(spd)信息，spd信息包含指示一或多个地址的信息。
113.在本文中描述的方法800及设备的一些实例中，易失性存储器组件可包含封装内的第一裸片上的动态随机存取存储器(dram)，且非易失性存储器组件可包含封装内的第二裸片上的与非(nand)存储器。
114.在本文中描述的方法800及设备的一些实例中，非易失性存储器组件可包含一次性可编程存储器。
115.在本文中描述的方法800及设备的一些实例中，易失性存储器组件及非易失性存储器组件可在同一裸片上。
116.本文中描述的方法800及设备的一些实例可进一步包含用于识别与请求相关联的地址及基于与请求相关联的地址将请求路由到非易失性存储器组件的操作、特征、构件或指令，其中与请求相关联的地址可在易失性存储器组件的地址空间的第一部分内，且其中一或多个地址可在易失性存储器组件的地址空间的第二部分内。
117.本文中描述的方法800及设备的一些实例可进一步包含用于基于请求识别一或多个模式寄存器的操作、特征、构件或指令，其中非易失性存储器组件包含一或多个模式寄存器。
118.应注意，本文中描述的方法描述可能实施方案，且操作及步骤可经重新布置或否则经修改且其它实施方案是可能的。此外，可组合来自方法中的两者或多于两者的部分。
119.描述一种设备。所述设备可包含易失性存储器组件及非易失性存储器组件。所述非易失性存储器组件可经配置以：存储指示所述易失性存储器组件内的一或多个有缺陷存储器单元的信息；接收对所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示的请求；及响应于所述请求而输出所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示。
120.在一些实例中，所述设备可包含存储器模块，所述易失性存储器组件可包含所述存储器模块内的动态随机存取存储器(dram)，且所述非易失性存储器组件可包含在所述存储器模块内且经配置以存储所述dram的串行存在检测(spd)信息的电可擦除可编程只读存储器(eeprom)，所述spd信息包含指示所述易失性存储器组件内的所述一或多个有缺陷存储器单元的所述信息。
121.在一些实例中，所述设备可包含封装内的一组裸片，所述易失性存储器组件可包
含所述一组裸片中的第一裸片上的动态随机存取存储器(dram)，且所述非易失性存储器组件可包含所述一组裸片中的第二裸片上的与非(nand)存储器。
122.在一些实例中，所述设备可包含裸片，其包含所述易失性存储器组件及所述非易失性存储器组件。
123.在一些实例中，所述非易失性存储器组件可包含一或多个非易失性模式寄存器。
124.所述设备的一些实例可包含多路复用电路系统，其经配置以将用于所述裸片的地址空间的第一部分(例如，寻址到其内的地址)的命令路由到所述易失性存储器组件及将用于所述裸片的所述地址空间的第二部分(例如，寻址到其内的地址)的命令路由到所述非易失性存储器组件。
125.本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有各种位宽度。
126.术语“电子通信”、“导电接触”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作而为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，可例如使用一或多个中间组件(例如开关或晶体管)使经连接组件之间的信号流动中断一段时间。
127.术语“耦合”指代从组件之间的开路关系(其中信号目前无法经由导电路径传递于组件之间)移动到组件之间的闭路关系(其中信号能够经由导电路径传递于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号经由先前不准许信号流动的导电路径流动于其它组件之间的变化。
128.术语“隔离”指代其中信号目前无法在组件之间流动的组件之间的一种关系。如果组件之间存在开路，那么其彼此隔离。举例来说，当定位于两个组件之间的开关打开时，通过开关分离的组件彼此隔离。当控制器隔离两个组件时，控制器引起防止信号使用先前准许信号流动的导电路径流动于组件之间的变化。
129.本文中论述的装置(包含存储器阵列)可经形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)或另一衬底上半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
130.本文中论述的切换组件或晶体管可表示场效晶体管(fet)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区域。源极及漏极可通过轻掺杂半导体区域
或沟道分离。如果沟道是n型(即，多数载子是电子)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型fet或p型fet可导致沟道变成导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“切断”或“取消激活”。
131.本文中陈述的描述连同附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选的”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以免模糊所描述实例的概念。
132.在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过使参考标记后接短划线及区分类似组件的第二标记来区分。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任何一者，与第二参考标记无关。
133.本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，本文中描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何者的组合实施。实施功能的特征也可物理上定位于各个位置处，包含经分布使得功能的部分实施于不同物理位置处。
134.举例来说，结合本文公开内容描述的各种说明框及模块可用经设计以执行本文中描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行。通用处理器可为微处理器，但替代地，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
135.而且，如本文中(包含在权利要求书中)使用，项目列表(例如由例如
“…
中的至少一者”或
“…
中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。而且，如本文中使用，短语“基于
…”
不应被解释为参考一组封闭条件。举例来说，在不背离本公开的范围的情况下，被描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中使用，短语“基于
…”
应以与短语“至少部分基于
…”
相同的方式解释。
136.提供本文中的描述来使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改，且在不背离本公开的范围的情况下，本文中定义的一般原理可应用到其它变体。因此，本公开不限于本文中描述的实例及设计，而是应被给予与本文中公开的原理及新型特征一致的最广范围。

技术特征：

1.一种方法，其包括：将对与主机装置耦合的易失性存储器组件的一或多个地址的指示的请求从所述主机装置传输到非易失性存储器组件，所述主机装置将避免存取所述一或多个地址；在所述主机装置处从所述非易失性存储器组件接收所述主机装置将避免存取的所述易失性存储器组件的所述一或多个地址的所述指示；通过所述主机装置与所述易失性存储器组件进行数据通信；及在与所述易失性存储器组件进行所述数据通信时通过所述主机装置且至少部分基于从所述非易失性存储器组件接收的所述指示制止写入到所述易失性存储器组件的所述一或多个地址或从所述易失性存储器组件的所述一或多个地址读取。2.根据权利要求1所述的方法，其中所述一或多个地址在与所述易失性存储器组件相关联的第一地址空间内，所述方法进一步包括：将所述一或多个地址映射到与所述主机装置相关联的第二地址空间内的一或多个对应地址，其中通过所述主机装置的所述制止包括隔离所述一或多个对应地址。3.根据权利要求1所述的方法，其进一步包括：识别所述主机装置的启动或重启，其中传输对所述一或多个地址的所述指示的所述请求是至少部分基于识别所述启动或重启。4.根据权利要求3所述的方法，其进一步包括：在接收所述一或多个地址的所述指示之后在所述主机装置处初始化所述易失性存储器组件的控制器。5.根据权利要求3所述的方法，其中所述主机装置包括启动加载程序，且其中所述启动加载程序传输对所述一或多个地址的所述指示的所述请求。6.根据权利要求5所述的方法，其进一步包括：通过所述启动加载程序制止写入到所述易失性存储器组件的所述一或多个地址或从所述易失性存储器组件的所述一或多个地址读取。7.根据权利要求1所述的方法，其中所述易失性存储器组件包括一组易失性存储器装置，且其中所述一或多个地址包括所述一组易失性存储器装置内的多个易失性存储器装置的地址。8.根据权利要求1所述的方法，其中所述一或多个地址对应于所述易失性存储器组件内的一或多个有缺陷存储器单元。9.根据权利要求1所述的方法，其中将所述请求传输到所述非易失性存储器组件包括：查询所述非易失性存储器组件的关于所述易失性存储器组件的串行存在检测spd信息。10.根据权利要求1所述的方法，其中：所述易失性存储器组件包括动态随机存取存储器dram；且所述非易失性存储器组件包括与非nand存储器。11.根据权利要求1所述的方法，其进一步包括：寻址对一或多个模式寄存器的所述请求，其中将所述请求传输到所述非易失性存储器组件是至少部分基于所述寻址。12.根据权利要求1所述的方法，其进一步包括：
寻址对所述易失性存储器组件的地址空间的第一部分内的地址的所述请求，其中所述一或多个地址在所述易失性存储器组件的所述地址空间的第二部分内，且其中将所述请求传输到所述非易失性存储器组件是至少部分基于所述寻址。13.一种方法，其包括：从主机装置接收对易失性存储器组件的一或多个地址的指示的请求，所述主机装置将避免存取所述一或多个地址；至少部分基于所述请求从非易失性存储器组件检索指示所述主机装置将避免存取的所述易失性存储器组件的所述一或多个地址的信息；及将所述主机装置将避免存取的所述易失性存储器组件的所述一或多个地址的所述指示传输到所述主机装置。14.根据权利要求13所述的方法，其中：所述易失性存储器组件包括动态随机存取存储器dram；且所述非易失性存储器组件存储所述dram的串行存在检测spd信息，所述spd信息包括指示所述一或多个地址的所述信息。15.根据权利要求13所述的方法，其中：所述易失性存储器组件包括封装内的第一裸片上的动态随机存取存储器dram；且所述非易失性存储器组件包括所述封装内的第二裸片上的与非nand存储器。16.根据权利要求13所述的方法，其中所述非易失性存储器组件包括一次性可编程存储器。17.根据权利要求13所述的方法，其中所述易失性存储器组件及所述非易失性存储器组件在同一裸片上。18.根据权利要求17所述的方法，其进一步包括：识别与所述请求相关联的地址；及至少部分基于与所述请求相关联的所述地址将所述请求路由到所述非易失性存储器组件，其中与所述请求相关联的所述地址在所述易失性存储器组件的地址空间的第一部分内，且其中所述一或多个地址在所述易失性存储器组件的所述地址空间的第二部分内。19.根据权利要求17所述的方法，其进一步包括：至少部分基于所述请求识别一或多个模式寄存器，其中所述非易失性存储器组件包括所述一或多个模式寄存器。20.一种设备，其包括：易失性存储器组件；及非易失性存储器组件，其经配置以：存储指示所述易失性存储器组件内的一或多个有缺陷存储器单元的信息；接收对所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示的请求；及响应于所述请求而输出所述易失性存储器组件内的所述一或多个有缺陷存储器单元的指示。21.根据权利要求20所述的设备，其中：所述设备包括存储器模块；所述易失性存储器组件包括所述存储器模块内的动态随机存取存储器dram；且
所述非易失性存储器组件包括在所述存储器模块内且经配置以存储所述dram的串行存在检测spd信息的电可擦除可编程只读存储器eeprom，所述spd信息包括指示所述易失性存储器组件内的所述一或多个有缺陷存储器单元的所述信息。22.根据权利要求20所述的设备，其中：所述设备包括封装内的多个裸片；所述易失性存储器组件包括多个裸片中的第一裸片上的动态随机存取存储器dram；且所述非易失性存储器组件包括所述多个裸片中的第二裸片上的与非nand存储器。23.根据权利要求20所述的设备，其中所述设备包括裸片，所述裸片包括所述易失性存储器组件及所述非易失性存储器组件。24.根据权利要求23所述的设备，其中所述非易失性存储器组件包括一或多个非易失性模式寄存器。25.根据权利要求23所述的设备，其进一步包括：多路复用电路系统，其经配置以将用于所述裸片的地址空间的第一部分的命令路由到所述易失性存储器组件及将用于所述裸片的所述地址空间的第二部分的命令路由到所述非易失性存储器组件。

技术总结

本申请案涉及基于指示避免有缺陷存储器单元。非易失性存储器组件可存储关于易失性存储器组件的主机装置将避免存取的所述易失性存储器组件的一或多个存储器单元的信息。所述一或多个存储器单元可例如有缺陷。所述装置可将对所述主机装置将避免存取的所述易失性存储器组件的所述一或多个存储器单元的指示的请求传输到所述非易失性存储器组件，且所述非易失性存储器可将此指示传输到所述主机装置。所述主机装置可制止从所述易失性存储器组件的所述一或多个存储器单元写入或读取。的所述一或多个存储器单元写入或读取。的所述一或多个存储器单元写入或读取。