一种双频段低噪声放大器的构建方法及装置

阅读：评论：0

1.本技术涉及电路领域，更具体的说，是涉及一种双频段低噪声放大器的构建方法及装置。

背景技术：

2.随着通信技术的不断发展，越来越多研究人员致力于对通信系统的系统参数进行优化，如通信系统的信噪比。通信系统的信噪比(snr，signal-noise ratio)很大程度上取决于低噪声放大器的噪声系数(nf，noise figure)和增益。如friis公式所示：
[0003][0004]
其中，f为总噪声因子，fi和gi分别是指第i级电路的噪声因子和有用功率增益，friis公式表明，电路总噪声多数来自第一级放大器，每一级电路所产生的噪声对通信系统总噪声的影响会随着其前级电路增益的增加而减小。因此，低噪声放大器作为通信系统中的射频接收机的第一级有源放大电路，对通信系统整体性能的影响至关重要。
[0005]
目前实现多频段低噪声放大器的方法有开关并联型低噪声放大器、宽带低噪声放大器等。然而，开关并联型低噪声放大器由射频开关控制，每次只能工作在一个频段，且开关的插入损耗会使得电路噪声恶化，而宽带低噪声放大器由单个低噪声放大器覆盖一定的带宽，在该带宽内所有频点低噪声放大器均能工作，但由于宽带低噪声放大器覆盖了连续的频段，在只需多个分离的频率点放大时，它将会放大其它频段的干扰信号，使得低噪声放大器的性能低下。
[0006]
如何构建低噪声、高效抑制双频段之间的干扰信号的高性能双频段低噪声放大器，是需要关注的问题。

技术实现要素：

[0007]
鉴于上述问题，提出了本技术以便提供一种双频段低噪声放大器的构建方法及装置，以高效抑制双频段之间的干扰信号，提高低噪声放大器的性能。
[0008]
为了实现上述目的，现提出具体方案如下：
[0009]
一种双频段低噪声放大器的构建方法，包括：
[0010]
构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；
[0011]
在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；
[0012]
根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；
[0013]
将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；
[0014]
根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0015]
可选的，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽，包括：
[0016]
利用下式计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽：
[0017][0018]
其中，ω为所述低噪声放大器的工作频率，l为预设栅长，c
ox
为所述第一晶体管的单位面积氧化层电容，rs为所述信号源的内置阻抗，q
sp
为预设品质因数。
[0019]
可选的，所述目标栅宽为所述第一晶体管的栅宽的一半。
[0020]
可选的，所述低噪声放大器中的输入级放大系统还包括第一电阻、第二电阻、第三电阻、第四电阻、可调尺寸的第五晶体管、第一电感、第二电感、第三电感、第四电感、第一电容、第二电容和第三电容，所述第一晶体管的漏极和所述第二晶体管的栅极之间串接有所述第一电感和所述第一电容，所述第一晶体管的漏极和所述第二晶体管的源极之间串接有并联lc网络，所述并联lc网络由所述第二电感和所述第二电容并联构成，所述第二晶体管的源极接有用于旁路的所述第三电容，所述第一晶体管的源极接有所述第三电感，所述第一晶体管、所述第五晶体管、所述第一电阻与所述第二电阻组成了电流镜结构，所述第二晶体管的栅极接有所述第三电阻，接于所述第二晶体管的漏极的第四电感，与所述第四电阻串联，所述第五晶体管的源极、所述第三电感和所述第三电容均接地。
[0021]
可选的，所述低噪声放大器中的输入阻抗匹配网络包括第四电容、第五电感和第六电感，所述第四电容、所述第五电感与所述第六电感构成t型lcl网络，所述第四电容接地。
[0022]
可选的，所述低噪声放大器中的输出级放大系统还包括第五电阻、第六电阻、第七电阻、第八电阻、可调尺寸的第六晶体管、第七电感、第八电感、第九电感、第十电感、第五电容、第六电容和第七电容，所述第五电阻、所述第六电阻、所述第七电阻、所述第八电阻、所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七电感、所述第八电感、所述第九
电感、所述第十电感、所述第五电容、所述第六电容与所述第七电容所构成的电路拓扑结构与所述输入级放大系统的电路拓扑结构相同。
[0023]
可选的，所述低噪声放大器中的级间阻抗匹配网络由第八电容、第九电容和第十一电感组成，所述第八电容和所述第十一电感均接地。
[0024]
可选的，所述输出阻抗匹配网络包括第十电容、第十一电容、第十二电容、第十二电感和第十三电感，所述第十一电容与所述第十二电感构成旁路式串联谐振网络，所述第十二电容与所述第十三电感构成并联谐振网络，所述第十二电感接地，所述第十电容通过所述旁路式串联谐振网络与所述并联谐振网络连接。
[0025]
可选的，所述信号源通过第一隔直电容与所述输入阻抗匹配网络连接，所述级间匹配网络通过第二隔直电容与所述输出级放大系统连接。
[0026]
一种双频段低噪声放大器的构建装置，包括：
[0027]
低噪声放大器构建单元，用于构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；
[0028]
栅宽计算单元，用于在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；
[0029]
第一双晶体管尺寸确定单元，用于根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；
[0030]
第二双晶体管尺寸确定单元，用于将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；
[0031]
晶体管尺寸调整单元，用于根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0032]
借由上述技术方案，本技术通过构建低噪声放大器并在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽，根据所述第一晶体管的栅宽与所述预设栅长，确定所述第
一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。由此可见，通过将输入级放大系统中的第一晶体管和第二晶体管的尺寸调整为降低所述低噪声放大器的噪声系数的尺寸，以及对输出级放大系统中的第三晶体管和第四晶体管调整为较第一晶体管的栅宽小的栅宽，从而使得调整各晶体管尺寸后得到的双频段低噪声放大器中的输出阻抗匹配网络，能够最大限度地抑制两个预设信号频段之间的干扰信号。
附图说明
[0033]
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0034]
图1为本技术实施例提供的实现构建双频段低噪声放大器的一种流程示意图；
[0035]
图2为本技术实施例提供的一种双频段低噪声放大器的噪声系数的仿真结果示意图；
[0036]
图3为本技术实施例提供的一种双频段低噪声放大器的功率增益的仿真结果示意图；
[0037]
图4为本技术实施例提供的一种输入级放大系统的电路拓扑示意图；
[0038]
图5为本技术实施例提供的一种输入阻抗匹配网络的电路拓扑示意图；
[0039]
图6为本技术实施例提供的一种输出级放大系统的电路拓扑示意图；
[0040]
图7为本技术实施例提供的一种级间阻抗匹配网络的电路拓扑示意图；
[0041]
图8为本技术实施例提供的一种输出阻抗匹配网络的电路拓扑示意图；
[0042]
图9为本技术实施例提供的一种双频段低噪声放大器的电路拓扑示意图；
[0043]
图10为本技术实施例提供的一种双频段低噪声放大器的构建装置结构示意图；
[0044]
图11为本技术实施例提供的一种双频段低噪声放大器的构建设备的结构示意图。
具体实施方式
[0045]
下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0046]
本技术方案可以基于具备数据处理能力的终端实现，该终端可以是电脑、服务器等。
[0047]
接下来，结合图1所述，本技术的双频段低噪声放大器的构建方法可以包括以下步骤：
[0048]
步骤s110、构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络。
[0049]
具体的，信号源可以向低噪声放大器提供各种输入信号，输入级放大系统可以包括输入级放大电路以及输入级放大电路的直流偏置电路。输入级放大电路可以采用两级级联共源(cs-cs cascade)的电流复用结构，电流复用结构能够以共用一路直流通路的方式，在不提高电路的直流电流和整体功耗的前提下，提供足够高的增益。
[0050]
其中，所述输入级放大系统可以包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统可以包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统可以与输入阻抗匹配网络连接，所述级间阻抗匹配网络可以通过所述输出级放大系统与所述输出阻抗匹配网络连接。所述第一晶体管与所述第二晶体管的尺寸可以在预先固定的尺寸范围内调整。
[0051]
在输入级放大系统与输入阻抗匹配网络的配合下，能够使得低噪声放大器连续覆盖两个预设信号频段，如信号频段f1：1176mhz～1268mhz和信号频段f2：1561mhz～1603mhz。
[0052]
输出级放大系统可以包括输出级放大电路以及输出级放大电路的直流偏置电路，可以配合级间阻抗匹配网络增大输入级宽带放大电路的带边衰减，把输出级放大电路的输入阻抗匹配到输入级放大电路的输出阻抗的共扼值，以实现最大功率传输。
[0053]
输出阻抗匹配网络可以包含对输出阻抗虚部调节的电容、旁路式串联谐振网络以及并联谐振网络，并联谐振网络可以抑制介于f1与f2之间的干扰信号通过，以滤除干扰信号。
[0054]
步骤s120、在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽。
[0055]
可以理解的是，降低低噪声放大器中的噪声可以通过优化所述低噪声放大器的噪声系数，因此可以通过确定尺寸最优的晶体管以达到降低低噪声放大器中的噪声系数的效果。
[0056]
具体的，可以通过功耗约束条件下最优噪声的晶体管栅宽公式计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽。
[0057]
步骤s130、根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸。
[0058]
具体的，预设栅长可以为自定义，如0.13um。
[0059]
可以理解的是，在确定了第一晶体管及第二晶体管的尺寸后，能够使得低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段(f1和f2)。
[0060]
步骤s140、将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸。
[0061]
具体的，所述目标栅宽可以为所述第一晶体管的栅宽的一半。
[0062]
可以理解的是，在确定了第三晶体管及第四晶体管的尺寸后，能够使得所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号。
[0063]
步骤s150、根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0064]
具体的，对构建得到的双频段低噪声放大器的噪声系数进行仿真，如图2所示，噪声系数nf的仿真结果为，在f1信号频段内nf小于1.32db，在f2信号频段内nf小于1.36db。
[0065]
进一步地，对构建得到的双频段低噪声放大器的功率增益进行仿真，如图3所示，双频段低噪声放大器的功率增益的仿真结果为，f1和f2两个信号频段内的增益均达到31db以上，且带内平坦度均小于1db。
[0066]
本实施例提供的双频段低噪声放大器的构建方法，通过构建低噪声放大器并在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽，根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。由此可见，通过将输入级放大系统中的第一晶体管和第二晶体管的尺寸调整为降低所述低噪声放大器的噪声系数的尺寸，以及对输出级放大系统中的第三晶体管和第四晶体管调整为较第一晶体管的栅宽小的栅宽，从而使得调整各晶体管尺寸后得到的双频段低噪声放大器中的输出阻抗匹配网络，能够最大限度地抑制两个预设信号频段之间的干扰信号，所得到的双频段低噪声放大器具有噪声系数低、增益高的优点。
[0067]
本技术的一些实施例中，对上述实施例提到的、根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽的过程进行介绍，该过程可以包括：
[0068]
利用下式计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽：
[0069][0070]
其中，ω为所述低噪声放大器的工作频率，l为预设栅长，c
ox
为所述第一晶体管的单位面积氧化层电容，rs为所述信号源的内置阻抗，q
sp
为预设品质因数，所述信号源的内置阻抗可以为实时测量的，也可以为预设值，如采用50ω的源阻抗阻值，预设品质因数的取值
范围可以为3.5～5.5之间，如取预设品质因数为4.5。
[0071]
本技术的一些实施例中，对上述实施例提到的、所述低噪声放大器中的输入级放大系统进行详细介绍，结合图4，该输入级放大系统包括第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、可调尺寸的第一晶体管m1、可调尺寸的第二晶体管m2、可调尺寸的第五晶体管m5、第一电感l1、第二电感l2、第三电感l3、第四电感l4、第一电容c1、第二电容c2和第三电容c3。
[0072]
具体的，所述第一晶体管m1的漏极和所述第二晶体管m2的栅极之间串接有所述第一电感l1和所述第一电容c1，所述第一晶体管m1的漏极和所述第二晶体管m2的源极之间串接有并联lc网络，所述并联lc网络由所述第二电感l2和所述第二电容c2并联构成，所述第二晶体管m2的源极接有用于旁路的所述第三电容c3，所述第一晶体管m1的源极接有所述第三电感l3，所述第一晶体管m1、所述第三晶体管m5、所述第一电阻r1与所述第二电阻r2组成了电流镜结构，所述第二晶体管m2的栅极接有所述第三电阻r3，接于所述第二晶体管m2的漏极的第四电感l4，与所述第四电阻r4串联，所述第五晶体管m5的源极、所述第三电感l3和所述第三电容c3均接地。
[0073]
可以理解的是，m1的漏级和m2的栅级之间串接电感l1和耦合电容c1并在工作频带高端产生谐振，为m1的漏极提供一条低阻抗通路，使信号从m1的漏极输出，经过c1耦合到m2的栅极，实现两次信号放大，从而提高了放大器的增益。m1的漏极和m2的源级之间加入一个由l2和c2构成的并联lc网络以产生一个交流高阻抗，从而防止射频信号从m1的漏极泄漏到m2的源极。同时，c3为m2提供交流接地，那么l1、c1、l2、c2、c3的引入构成了电流复用结构，使得共源共栅连接的m1和m2变成了两级共源放大器结构。在m1的源极接一个l3，这样，通过调节m1的跨导gm和栅源电容c
gs
，可以在提供低噪声的同时实现50ω的输入阻抗。m1，m5，r1和r2组成电流镜结构，为m1提供稳定的偏置电压。r3为m2提供偏置电压的同时阻止交流信号对地短路。在m2的栅极连接有r4和l4的串联电路，使m2、r4和l4构成并联峰化共源放大器，可以扩展电路的工作带宽。
[0074]
本技术的一些实施例中，对上述实施例提到的、所述低噪声放大器中的输入阻抗匹配网络进行详细介绍，结合图5，该输入阻抗匹配网络可以包括第四电容c4、第五电感l5和第六电感l6。
[0075]
具体的，所述第四电容c7、所述第五电感l9与所述第六电感l10构成t型lcl网络，所述第四电容接地。
[0076]
可以理解的是，通过采用无源元件l9，l10和c7构成低品质因数的t型匹配网络，可以实现一个宽带低噪声放大器，以使低噪声放大器连续覆盖f1，f2信号频段。
[0077]
本技术的一些实施例中，对上述实施例提到的、所述低噪声放大器中的输出级放大系统进行详细介绍，结合图6，该输出级放大系统可以包括第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、可调尺寸的第四晶体管m4、可调尺寸的第三晶体管m3、可调尺寸的第六晶体管m6、第七电感l5、第八电感l6、第九电感l7、第十电感l8、第五电容c5、第六电容c6和第七电容c4。
[0078]
具体的，第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、可调尺寸的第四晶体管m4、可调尺寸的第三晶体管m3、可调尺寸的第六晶体管m6、第七电感l5、第八电感l6、第九电感l7、第十电感l8、第五电容c5、第六电容c6和第七电容c4所构成的电路拓扑结构可以与
输入级放大系统的电路拓扑结构相同。
[0079]
可以理解的是，为降低低噪声放大器电路的功耗，m3、m4可以选择较m1、m2小的尺寸。因此可以确定m3，m4的栅宽是m1，m2的栅宽的一半，其栅长与m1，m2的栅长相同，如m1、m2、m3和m4均确定栅长为0.13um。
[0080]
本技术的一些实施例中，对上述实施例提到的、所述低噪声放大器中的级间阻抗匹配网络进行详细介绍，结合图7，该级间阻抗匹配网络可以由第八电容c9、第九电容c8和第十一电感l11组成。
[0081]
其中，所述第八电容c9和所述第十一电感l11均接地。
[0082]
可以理解的是，通过采用无源元件l11，c8和c9构成一个较输入阻抗匹配网络品质因数略高的级间阻抗匹配网络，以增大输入级宽带放大电路的带边衰减，与此同时，c8也起到隔直作用。级间阻抗匹配网络可以将输出级放大电路的输入阻抗匹配到输入级放大电路的输出阻抗的共扼值，以实现最大功率传输。
[0083]
本技术的一些实施例中，对上述实施例提到的、所述低噪声放大器中的输出阻抗匹配网络进行详细介绍，结合图8，该输出阻抗匹配网络可以包括第十电容c11、第十一电容c12、第十二电容c13、第十二电感l12和第十三电感l13。
[0084]
具体的，所述第十一电容c12与所述第十二电感l12构成旁路式串联谐振网络，所述第十二电容c13与所述第十三电感l13构成并联谐振网络，所述第十二电感l12接地，所述第十电容c11可以通过所述旁路式串联谐振网络与所述并联谐振网络连接。
[0085]
可以理解的是，l12和c12构成旁路式串联谐振网络，使得该旁路式串联谐振网络的谐振频率可以设定为干扰信号频段的中间频率(如1415mhz)，使得lc串联谐振回路对干扰频率的阻抗极小，干扰信号可以通过该lc串联谐振回路旁路到地。l13，c13并联谐振网络串联在低噪声放大器的输出通道上，其谐振频率也设定为干扰信号频段的中间频率(如1415mhz)，使得lc并联谐振回路对干扰频率的阻抗极大，抑制未从l12与c12构成的串联谐振回路旁路到地的干扰信号成分，以滤除干扰信号输出。c11可以对输出阻抗虚部进行调节，当工作在f1频段(预设的两个信号频段之一)，l13与c13构成的并联谐振网络可以等效为一个电感，当工作在f2频段(预设的两个信号频段之一)，，l13与c13构成的并联谐振网络可以等效为一个电容，使得在f1，f2两个频段都能够等效为一个t型阻抗匹配网络，实现对两个频段的输出阻抗匹配。
[0086]
本技术的一些实施例中，对上述实施例提到的低噪声放大器进行详细介绍，结合图9，在该低噪声放大器中，所述信号源可以通过第一隔直电容c14与所述输入阻抗匹配网络连接，所述级间匹配网络可以通过第二隔直电容c10与所述输出级放大系统连接，所述输出阻抗匹配网络可以通过第三隔直电容c15与所述低噪声放大器的输出端连接。
[0087]
下面对本技术实施例提供的实现低噪声放大器的构建装置进行描述，下文描述的实现低噪声放大器的构建装置与上文描述的实现低噪声放大器的构建方法可相互对应参照。
[0088]
参见图10，图10为本技术实施例公开的一种实现低噪声放大器的构建装置结构示意图。
[0089]
如图10所示，该装置可以包括：
[0090]
低噪声放大器构建单元11，用于构建低噪声放大器，所述低噪声放大器包括信号
源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；
[0091]
栅宽计算单元12，用于在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；
[0092]
第一双晶体管尺寸确定单元13，用于根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；
[0093]
第二双晶体管尺寸确定单元14，用于将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；
[0094]
晶体管尺寸调整单元15，用于根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0095]
本技术实施例提供的双频段低噪声放大器的构建装置可应用于双频段低噪声放大器的构建设备，如终端：手机、电脑等。可选的，图11示出了双频段低噪声放大器的构建设备的硬件结构框图，参照图11，双频段低噪声放大器的构建设备的硬件结构可以包括：至少一个处理器1，至少一个通信接口2，至少一个存储器3和至少一个通信总线4；
[0096]
在本技术实施例中，处理器1、通信接口2、存储器3、通信总线4的数量为至少一个，且处理器1、通信接口2、存储器3通过通信总线4完成相互间的通信；
[0097]
处理器1可能是一个中央处理器cpu，或者是特定集成电路asic(application specific integrated circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路等；
[0098]
存储器3可能包含高速ram存储器，也可能还包括非易失性存储器(non-volatile memory)等，例如至少一个磁盘存储器；
[0099]
其中，存储器存储有程序，处理器可调用存储器存储的程序，所述程序用于：
[0100]
构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸
的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；
[0101]
在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；
[0102]
根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；
[0103]
将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；
[0104]
根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0105]
可选的，所述程序的细化功能和扩展功能可参照上文描述。
[0106]
本技术实施例还提供一种存储介质，该存储介质可存储有适于处理器执行的程序，所述程序用于：
[0107]
构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；
[0108]
在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；
[0109]
根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；
[0110]
将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预
设信号频段之间的信号；
[0111]
根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。
[0112]
可选的，所述程序的细化功能和扩展功能可参照上文描述。
[0113]
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0114]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间可以根据需要进行组合，且相同相似部分互相参见即可。
[0115]
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：

1.一种双频段低噪声放大器的构建方法，其特征在于，包括：构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；将所述第三晶体管及所述第四晶体管两者的栅宽均确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。2.根据权利要求1所述的方法，其特征在于，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽，包括：利用下式计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽：其中，ω为所述低噪声放大器的工作频率，l为预设栅长，c
ox
为所述第一晶体管的单位面积氧化层电容，r
s
为所述信号源的内置阻抗，q
sp
为预设品质因数。3.根据权利要求1所述的方法，其特征在于，所述目标栅宽为所述第一晶体管的栅宽的一半。4.根据权利要求1所述的方法，其特征在于，所述低噪声放大器中的输入级放大系统还包括第一电阻、第二电阻、第三电阻、第四电阻、可调尺寸的第五晶体管、第一电感、第二电感、第三电感、第四电感、第一电容、第二电容和第三电容，所述第一晶体管的漏极和所述第二晶体管的栅极之间串接有所述第一电感和所述第一电容，所述第一晶体管的漏极和所述第二晶体管的源极之间串接有并联lc网络，所述并联lc网络由所述第二电感和所述第二电
容并联构成，所述第二晶体管的源极接有用于旁路的所述第三电容，所述第一晶体管的源极接有所述第三电感，所述第一晶体管、所述第五晶体管、所述第一电阻与所述第二电阻组成了电流镜结构，所述第二晶体管的栅极接有所述第三电阻，接于所述第二晶体管的漏极的第四电感，与所述第四电阻串联，所述第五晶体管的源极、所述第三电感和所述第三电容均接地。5.根据权利要求1所述的方法，其特征在于，所述低噪声放大器中的输入阻抗匹配网络包括第四电容、第五电感和第六电感，所述第四电容、所述第五电感与所述第六电感构成t型lcl网络，所述第四电容接地。6.根据权利要求4所述的方法，其特征在于，所述低噪声放大器中的输出级放大系统还包括第五电阻、第六电阻、第七电阻、第八电阻、可调尺寸的第六晶体管、第七电感、第八电感、第九电感、第十电感、第五电容、第六电容和第七电容，所述第五电阻、所述第六电阻、所述第七电阻、所述第八电阻、所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七电感、所述第八电感、所述第九电感、所述第十电感、所述第五电容、所述第六电容与所述第七电容所构成的电路拓扑结构与所述输入级放大系统的电路拓扑结构相同。7.根据权利要求1所述的方法，其特征在于，所述低噪声放大器中的级间阻抗匹配网络由第八电容、第九电容和第十一电感组成，所述第八电容和所述第十一电感均接地。8.根据权利要求1所述的方法，其特征在于，所述输出阻抗匹配网络包括第十电容、第十一电容、第十二电容、第十二电感和第十三电感，所述第十一电容与所述第十二电感构成旁路式串联谐振网络，所述第十二电容与所述第十三电感构成并联谐振网络，所述第十二电感接地，所述第十电容通过所述旁路式串联谐振网络与所述并联谐振网络连接。9.根据权利要求1-8任一项所述的方法，其特征在于，所述信号源通过第一隔直电容与所述输入阻抗匹配网络连接，所述级间匹配网络通过第二隔直电容与所述输出级放大系统连接。10.一种双频段低噪声放大器的构建装置，其特征在于，包括：低噪声放大器构建单元，用于构建低噪声放大器，所述低噪声放大器包括信号源、输入级放大系统、输入阻抗匹配网络、输出级放大系统、级间阻抗匹配网络以及输出阻抗匹配网络，所述输入级放大系统包括可调尺寸的第一晶体管与可调尺寸的第二晶体管，所述输出级放大系统包括可调尺寸的第三晶体管与可调尺寸的第四晶体管，所述输入级放大系统与输入阻抗匹配网络连接，所述级间阻抗匹配网络通过所述输出级放大系统与所述输出阻抗匹配网络连接；栅宽计算单元，用于在所述低噪声放大器运行的过程中，根据预设栅长、所述第一晶体管的单位面积氧化层电容、所述信号源的内置阻抗、所述低噪声放大器的工作频率以及预设品质因数，计算用于降低所述低噪声放大器的噪声系数的所述第一晶体管的栅宽；第一双晶体管尺寸确定单元，用于根据所述第一晶体管的栅宽与所述预设栅长，确定所述第一晶体管的尺寸，并确定所述第二晶体管的尺寸为与所述第一晶体管相同的尺寸，以使所述低噪声放大器，在所述输入级放大系统配合所述输入阻抗匹配网络基于所述第一晶体管的尺寸及所述第二晶体管的尺寸降低所述低噪声放大器的噪声系数下，连续覆盖两个预设信号频段；第二双晶体管尺寸确定单元，用于将所述第三晶体管及所述第四晶体管两者的栅宽均
确定为，小于所述第一晶体管的栅宽的预设范围内的目标栅宽，并将所述第三晶体管及所述第四晶体管两者的栅长均确定为所述预设栅长，得到所述第三晶体管的尺寸以及所述第四晶体管的尺寸，以使所述输出阻抗匹配网络，在所述输出级放大系统配合所述级间阻抗匹配网络基于所述第三晶体管的尺寸以及所述第四晶体管的尺寸降低所述低噪声放大器的功耗下，抑制介于所述两个预设信号频段之间的信号；晶体管尺寸调整单元，用于根据所述第一晶体管的尺寸、所述第二晶体管的尺寸、所述第三晶体管的尺寸以及所述第四晶体管的尺寸，在所述低噪声放大器中分别对所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管进行调整，得到用于抑制介于所述两个预设信号频段之间的信号的双频段低噪声放大器。

技术总结

本申请公开了一种双频段低噪声放大器的构建方法及装置，方法包括：构建低噪声放大器并计算用于降低噪声系数的第一晶体管的栅宽，根据第一晶体管的栅宽与预设栅长，确定第一晶体管与第二晶体管的尺寸，将第三晶体管及第四晶体管的尺寸均确定为小于第一晶体管栅宽的目标栅宽，对第一晶体管、第二晶体管、第三晶体管和第四晶体管的尺寸进行调整，得到双频段低噪声放大器。可见，通过对第一晶体管、第二晶体管、第三晶体管和第四晶体管的尺寸进行调整，从而使得调整各晶体管尺寸后得到的双频段低噪声放大器中的输出阻抗匹配网络，能够最大限度地抑制两个预设信号频段之间的干扰信号，该双频段低噪声放大器的噪声系数更优，功率增益更高。更高。更高。