一种驱动电路、芯片及电子设备的制作方法

阅读：评论：0

1.本技术涉及芯片领域，具体而言，涉及一种驱动电路、芯片及电子设备。

背景技术：

2.很多常用芯片都具有逻辑输出驱动需求，所以需要在芯片内部署驱动器电路，不同的适配协议对应的驱动需求不同，适配的驱动器不同。驱动器例如为推挽输出驱动器或漏极开路驱动器。为了节省芯片的开发设计成本，需要设计一款芯片能够支持多协议驱动。例如为了支持不同的数字通信协议，输出驱动需要即能支持推挽输出，也可以支持漏极开路驱动输出。
3.在支持漏极开路驱动输出时，需要通过上拉电阻外接外部电源。当外部电源的电压高于芯片的驱动电源的电压时，可能会导致出现电流反灌的情况。因此设计一种可能兼容推挽输出和漏极开路驱动输出的驱动电路，且保障在不同的电压域内不会出现电流反灌的情况，成为了本领域技术人员所关注的难题。

技术实现要素：

4.本技术的目的在于提供一种驱动电路、芯片及电子设备，以至少部分改善上述问题。
5.为了实现上述目的，本技术实施例采用的技术方案如下：
6.第一方面，本技术实施例提供一种驱动电路，所述驱动电路包括逻辑器件、第一开关单元、第二开关单元以及防倒灌单元；
7.所述逻辑器件的控制端口分别与所述第一开关单元的第一端和所述第二开关单元的第一端连接；
8.所述第一开关单元的第二端与驱动电源连接，所述第二开关单元的第二端接地，所述防倒灌单元分别与所述第一开关单元的第三端、所述第二开关单元的第三端连接；
9.在所述防倒灌单元与所述第二开关单元之间引出接线端子，作为所述驱动电路的输出端；
10.所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将所述驱动电路切换至目标驱动模式，所述目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。
11.可选地，所述防倒灌单元包括第一子单元和第二子单元；
12.所述第一子单元的第一端与所述第一开关单元的第三端连接，所述第一子单元的第二端与所述第二开关单元的第三端连接，所述第一子单元的第三端与所述第二子单元的第二端连接，所述第二子单元的第一端连接于所述驱动电源；
13.在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述推挽输出驱动模式对应的控制信号时，所述第二子单元切换为常通状态，以将所述第一子单元的第三端上拉至所述驱动电源，以使所述第一子单元切换为常通状态，所述
第一开关单元的通断状态由所述逻辑器件的控制端口发出的触发信号控制，将所述驱动电路切换至所述推挽输出驱动模式；
14.在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述漏极开路驱动模式对应的控制信号时，所述第二子单元切换为常断状态，所述第一子单元的第三端与所述驱动电路的输出端导通，以使所述第一子单元切换为常断状态，所述第一开关单元切换为常断状态，将所述驱动电路切换至所述漏极开路驱动模式。
15.可选地，所述第一子单元包括第二pmos管、第三pmos管以及第四pmos管；
16.所述第四pmos管的第一极作为所述第一子单元的第一端与所述第一开关单元的第三端连接；
17.所述第四pmos管的第二极作为所述第一子单元的第二端与所述第二开关单元的第三端连接；
18.所述第四pmos管的衬底与所述第三pmos管的第一极连接，所述第三pmos管的衬底连接于所述第三pmos管的第一极，在所述第四pmos管的衬底与所述第三pmos管的第一极之间引出接线端子，作为所述第一子单元的第三端与所述第二子单元的第二端连接，所述第三pmos管的第二极连接于所述驱动电路的输出端；
19.所述第二pmos管的第一极连接于所述驱动电路的输出端，所述第二pmos管的衬底连接于所述第二pmos管的第一极，所述第二pmos管的第二极连接于所述第四pmos管的栅极。
20.可选地，所述第一子单元还包括第二nmos管；所述第二nmos管的源极接地，所述第二nmos管的漏极连接于所述第四pmos管的栅极；所述第二nmos管的栅极、所述第二pmos管的栅极以及所述第三pmos管的栅极作为所述第一子单元的控制信号输入端。
21.可选地，所述第二子单元包括第五pmos管、第六pmos管以及第七pmos管；
22.所述第六pmos管的源极作为所述第二子单元的第一端连接于所述驱动电源；
23.所述第五pmos管的第一极作为所述第二子单元的第二端与所述第一子单元的第三端连接，所述第五pmos管的衬底连接于所述第五pmos管的第一极，所述第六pmos管的漏极与所述第五pmos管的第二极连接；
24.所述第七pmos管的第一极连接于所述第五pmos管的第一极和所述第一子单元的第三端之间，所述第七pmos管的衬底连接于所述第七pmos管的第一极，所述第七pmos管的第二极连接于所述第五pmos管的栅极。
25.可选地，所述第二子单元还包括第三nmos管；所述第三nmos管的源极接地，所述第三nmos管的漏极连接于所述第五pmos管的栅极；
26.所述第三nmos管的栅极、所述第七pmos管的栅极以及所述第六pmos管的栅极作为所述第二子单元的控制信号输入端。
27.可选地，所述第一开关单元包括第一pmos管和与非门；
28.所述第一pmos管的源极作为所述第一开关单元的第二端与驱动电源连接，所述第一pmos管的漏极作为所述第一开关单元的第三端与所述防倒灌单元连接；
29.所述与非门的第一输入端作为所述第一开关单元的第一端与所述逻辑器件的控制端口连接，所述与非门的第二输入端作为所述第一开关单元的控制信号输入端，所述与非门的输出端连接于所述第一pmos管的栅极。
30.可选地，所述驱动电路还包括状态切换单元，所述状态切换单元的输出端分别与所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接；
31.所述状态切换单元的输入端用于接入驱动模式信号，并基于所述驱动模式信号输出对应的控制信号，对所述第一开关单元和所述防倒灌单元的状态进行切换，以使所述驱动电路切换至目标驱动模式。
32.可选地，所述状态切换单元包括第一反相器和第二反相器，所述第一反相器的输出端与所述第二反相器的输入端连接；
33.所述第一反相器的输入端作为所述状态切换单元的输入端；
34.所述第二反相器的输出端作为所述状态切换单元的第一输出端；
35.在所述第一反相器的输出端与所述第二反相器的输入端之间引出接线端子，作为所述状态切换单元的第二输出端；
36.所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接于所述状态切换单元的第一输出端和/或第二输出端。
37.可选地，在所述驱动电路处于漏极开路驱动模式时，所述驱动电路的输出端还用于与上拉电阻和外置电源依次连接。
38.第二方面，本技术实施例提供一种芯片，所述芯片包括第一方面所述的驱动电路。
39.第三方面，本技术实施例提供一种电子设备，所述电子设备包括第二方面所述的芯片。
40.相对于现有技术，本技术实施例所提供的一种驱动电路、芯片及电子设备，包括逻辑器件、第一开关单元、第二开关单元以及防倒灌单元；逻辑器件的控制端口分别与第一开关单元的第一端和第二开关单元的第一端连接；第一开关单元的第二端与驱动电源连接，第二开关单元的第二端接地，防倒灌单元分别与第一开关单元的第三端、第二开关单元的第三端连接；在防倒灌单元与第二开关单元之间引出接线端子，作为驱动电路的输出端；防倒灌单元的控制信号输入端和第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将驱动电路切换至目标驱动模式，目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。通过设置防倒灌单元，从而避免出现电流反灌，产生较大的漏电电流的情况，保障逻辑器件输出正确驱动高电平。
41.为使本技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
42.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
43.图1为本技术实施例提供的推挽输出驱动器的连接示意图；
44.图2为本技术实施例提供的漏极开路驱动器的连接示意图；
45.图3为本技术实施例提供的一种推挽输出和漏极开路驱动复用电路的连接示意图；
46.图4为本技术实施例提供的驱动电路的连接示意图；
47.图5为本技术实施例提供的防倒灌单元的连接示意图；
48.图6为本技术实施例提供的驱动电路的另一种连接示意图；
49.图7为本技术实施例提供的状态切换单元的连接示意图。
50.图中：10-第一开关单元；20-第二开关单元；30-逻辑器件；40-防倒灌单元；401-第一子单元；402-第二子单元；50-状态切换单元。
具体实施方式
51.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
52.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
53.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
54.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
55.在本技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
56.在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
57.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
58.请参考图1和图2，图1为本技术实施例提供的推挽输出驱动器的连接示意图，图2为本技术实施例提供的漏极开路驱动器的连接示意图。应理解，图1所示的推挽输出驱动
器，具有低功耗，速度快的特点；图2所示的漏极开路驱动器，往往外置上拉电阻，可以实现线与功能。
59.当需要设计一款芯片能够支持多协议驱动。例如为了支持不同的数字通信协议，需要输出端口vout即能支持推挽输出，也可以支持漏极开路驱动输出。具体地，请参考图3，图3为本技术实施例提供的一种推挽输出和漏极开路驱动复用电路的连接示意图。应理解，在推挽输出模式下，可以不在输出端口vout处外置上拉电阻，在漏极开路驱动模式下，可以在输出端口vout处外置上拉电阻。
60.具体地，如图3所示，当mode_ctrl＝0时，芯片实现漏极开路驱动；当mode_ctrl＝1时，芯片实现推挽输出驱动。芯片能够支持两种驱动输出的电路设计。但图3所示的方式，还存在一个较为明显的缺陷限制。当mode_ctrl＝0时，在漏极开路的应用中，上拉电阻所连接的外部的电源电压需要严格限制不高于芯片内部的io电源电压，否则，pmos可能会出现电流反灌，产生较大的返灌电流的情况，导致逻辑输出无法正确驱动高电平。
61.为了克服以上问题，本技术实施例提供了一种驱动电路，驱动电路可以部署于芯片内。请参考图4，图4为本技术实施例提供的驱动电路的连接示意图。如图4所示，驱动电路包括逻辑器件30、第一开关单元10、第二开关单元20以及防倒灌单元40。
62.逻辑器件30的控制端口分别与第一开关单元10的第一端(a1)和第二开关单元20的第一端(b1)连接。
63.逻辑器件30用于发出触发信号，触发信号用于控制第一开关单元10和第二开关单元20的通断状态，从而控制驱动电路的输出。
64.第一开关单元10的第二端(a2)与驱动电源连接，第二开关单元20的第二端(b2)接地，防倒灌单元40分别与第一开关单元10的第三端(a3)、第二开关单元20的第三端(b3)连接。
65.在防倒灌单元40与第二开关单元20之间引出接线端子，作为驱动电路的输出端(vout)。
66.防倒灌单元40用于防止接线端子连接的外置高压电源对驱动电源进行倒灌。
67.防倒灌单元40的控制信号输入端和第一开关单元10的控制信号输入端(a4)用于在获取到对应的控制信号时，将驱动电路切换至目标驱动模式，目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。
68.可选地，当为漏极开路驱动模式时，防倒灌单元40处于常断状态，第一开关单元10处于常断状态，第一开关单元10的通断状态不受逻辑器件30的触发信号控制，第二开关单元20的通断状态跟随逻辑器件30的触发信号发生变化，例如触发信号为高电平时，第二开关单元20导通，触发信号为低电平时，第二开关单元20截断。
69.因为防倒灌单元40处于常断状态，外置电源不会对第一开关单元10和驱动电源进行倒灌，从而避免上述出现电流反灌，产生较大的漏电电流的情况，保障逻辑器件30输出正确驱动高电平。
70.当为推挽输出驱动模式时，防倒灌单元40处于常通状态，将第一开关单元10与第二开关单元20导通，第一开关单元10和第二开关单元20的通断状态跟随逻辑器件30的触发信号发生变化。
71.综上所述，本技术实施例提供了一种驱动电路，包括逻辑器件、第一开关单元、第
二开关单元以及防倒灌单元；逻辑器件的控制端口分别与第一开关单元的第一端和第二开关单元的第一端连接；第一开关单元的第二端与驱动电源连接，第二开关单元的第二端接地，防倒灌单元分别与第一开关单元的第三端、第二开关单元的第三端连接；在防倒灌单元与第二开关单元之间引出接线端子，作为驱动电路的输出端；防倒灌单元的控制信号输入端和第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将驱动电路切换至目标驱动模式，目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。通过设置防倒灌单元，从而避免出现电流反灌，产生较大的漏电电流的情况，保障逻辑器件输出正确驱动高电平。
72.请继续参考图4，对于第一开关单元10的具体结构，本技术实施例还提供了一种可能的实现方式。如图4所示，第一开关单元10包括第一pmos管pm1和与非门u1。
73.第一pmos管pm1的源极作为第一开关单元10的第二端与驱动电源连接，第一pmos管pm1的漏极作为第一开关单元10的第三端与防倒灌单元40连接。
74.与非门u1的第一输入端作为第一开关单元10的第一端(a1)与逻辑器件30的控制端口连接，与非门u1的第二输入端作为第一开关单元10的控制信号输入端(a4)，与非门u1的输出端连接于第一pmos管pm1的栅极。
75.例如，当mcp为1即选定推挽输出模式时，第一开关单元10的通断状态跟随逻辑器件30的触发信号发生变化，例如当逻辑器件30的输出为高电平1时，与非门u1输出低电平，此时第一开关单元10导通，当逻辑器件30的输出为低电平0时，与非门u1输出高电平，此时第一开关单元10断开。当mcp为0即选定漏极开路驱动模式时，无论逻辑器件30的输出为高电平或低电平，与非门输出均为高电平1，第一开关单元10处于断开状态。
76.请继续参考图4，对于第二开关单元20的具体结构，本技术实施例还提供了一种可能的实现方式。如图4所示，第二开关单元20采用第一nmos管pm1，第一nmos管pm1的源极接地，第一nmos管pm1的栅极连接逻辑器件30，第一nmos管pm1的漏极连接于防倒灌单元40。
77.在图4的基础上，对于防倒灌单元40的具体结构，本技术实施例还提供了一种可能的实现方式，请参考图5，图5为本技术实施例提供的防倒灌单元的连接示意图。
78.如图5所示，防倒灌单元40包括第一子单元401和第二子单元402。
79.可选地，防倒灌单元40的控制信号输入端包括第一子单元401的控制信号输入端和第二子单元402的控制信号输入端。
80.第一子单元401的第一端(d1)与第一开关单元10的第三端(a3)连接，第一子单元401的第二端(d2)与第二开关单元20的第三端(b3)连接，第一子单元401的第三端(d3)与第二子单元402的第二端(e2)连接，第二子单元402的第一端(e2)连接于驱动电源。
81.在防倒灌单元40的控制信号输入端和第一开关单元10的控制信号输入端接收到推挽输出驱动模式对应的控制信号时，第二子单元402切换为常通状态，以将第一子单元401的第三端上拉至驱动电源，以使第一子单元401切换为常通状态，将驱动电路切换至推挽输出驱动模式。
82.在防倒灌单元40的控制信号输入端和第一开关单元10的控制信号输入端接收到漏极开路驱动模式对应的控制信号时，第二子单元402切换为常断状态，第一子单元401的第三端与驱动电路的输出端(vout)导通，以使第一子单元401切换为常断状态，第一开关单元10切换为常断状态，将驱动电路切换至漏极开路驱动模式。
83.请继续参考图5，关于第一子单元401和第二子单元402的具体结构，本技术实施例还提供了一种可能的实现方式。
84.如图5所示，第一子单元401包括第二nmos管nm2、第二pmos管pm2、第三pmos管pm3以及第四pmos管pm4。
85.第四pmos管pm4的第一极作为第一子单元401的第一端与第一开关单元10的第三端连接。
86.第四pmos管pm4的第二极作为第一子单元401的第二端与第二开关单元20的第三端连接。
87.第四pmos管pm4的衬底(又称body)与第三pmos管pm3的第一极连接，第三pmos管pm3的衬底连接于第三pmos管pm3的第一极，在第四pmos管pm4的衬底与第三pmos管pm3的第一极之间引出接线端子，作为第一子单元401的第三端与第二子单元402的第二端连接，第三pmos管pm3的第二极连接于驱动电路的输出端。
88.第二pmos管pm2的第一极连接于驱动电路的输出端，第二pmos管pm2的衬底连接于第二pmos管pm2的第一极，第二pmos管pm2的第二极连接于第四pmos管的栅极。
89.第二nmos管nm2的源极接地，第二nmos管nm2的漏极连接于第四pmos管的栅极。
90.第二nmos管nm2的栅极、第二pmos管pm2的栅极以及第三pmos管pm3的栅极作为第一子单元401的控制信号输入端。
91.需要说明的是，第二nmos管nm2的栅极、第二pmos管pm2的栅极以及第三pmos管pm3的栅极所接收到的控制信号类型可能相同，例如均为图5所示的mcp，当然地，也可以不同，在此不做限定。
92.请继续参考图5，第二子单元402包括第三nmos管nm3、第五pmos管pm5、第六pmos管pm6以及第七pmos管pm7。
93.第六pmos管pm6的源极作为第二子单元402的第一端连接于驱动电源。
94.第五pmos管pm5的第一极作为第二子单元402的第二端与第一子单元401的第三端连接，第五pmos管pm5的衬底连接于第五pmos管pm5的第一极，第六pmos管pm6的漏极与第五pmos管pm5的第二极连接。
95.第七pmos管pm7的第一极连接于第五pmos管的第一极和第一子单元401的第三端之间，第七pmos管pm7的衬底连接于第七pmos管pm7的第一极，第七pmos管pm7的第二极连接于第五pmos管的栅极。
96.第三nmos管nm3的源极接地，第三nmos管nm3的漏极连接于第五pmos管的栅极。
97.第三nmos管nm3的栅极、第七pmos管pm7的栅极以及第六pmos管pm6的栅极作为第二子单元402的控制信号输入端。
98.需要说明的是，第三nmos管nm3的栅极、第七pmos管pm7的栅极以及第六pmos管pm6的栅极所对应的控制信号可以是不同的，如图5所示，第三nmos管nm3的栅极和第七pmos管pm7的栅极所对应的控制信号为mcp，而第六pmos管pm6的栅极对应的控制信号为mcn，mcn与mcp相反。
99.应理解，本技术中输出模式的切换需要基于控制信号完成，关于如何产生控制信号，本技术实施例还提供了一种可能的实现方式，请参考图6，图6为本技术实施例提供的驱动电路的另一种连接示意图。
100.如图6所示，驱动电路还包括状态切换单元50，状态切换单元50的输出端分别与第一开关单元10的控制信号输入端和防倒灌单元40的控制信号输入端连接。
101.状态切换单元50的输入端用于接入驱动模式信号，并基于驱动模式信号输出对应的控制信号，对第一开关单元10和防倒灌单元40的状态进行切换，以使驱动电路切换至目标驱动模式。
102.关于状态切换单元50的具体结构，本技术实施例还提供了一种可能的实现方式，请参考图7，图7为本技术实施例提供的状态切换单元的连接示意图。
103.如图7所示，状态切换单元50包括第一反相器t1和第二反相器t2，第一反相器t1的输出端与第二反相器t2的输入端连接。
104.第一反相器t1的输入端作为状态切换单元50的输入端，接入驱动模式信号(mode_ctrl)。
105.第二反相器t2的输出端作为状态切换单元50的第一输出端，输出mcp信号。
106.在第一反相器t1的输出端与第二反相器t2的输入端之间引出接线端子，作为状态切换单元50的第二输出端，输出mcn信号。
107.第一开关单元10的控制信号输入端和第二开关单元20的控制信号输入端连接于状态切换单元50的第一输出端和/或第二输出端。
108.具体地，连接关系如图5所示，第二nmos管nm2的栅极、第二pmos管pm2的栅极以及第三pmos管pm3的栅极所接收到的控制信号类型可能相同，均为mcp。第三nmos管nm3的栅极和第七pmos管pm7的栅极所对应的控制信号为mcp，而第六pmos管pm6的栅极对应的控制信号为mcn，mcn与mcp相反。与非门u1接入控制信号为mcp。
109.在图7和图5的基础上，对于如何实现驱动模式切换，本技术实施例还提供了一种可能的实现方式，请参考下文。
110.当mode_ctrl＝1时，第三pmos管pm3处于断开状态，第五pmos管pm5的栅极被第三nmos管nm3拉倒地处于常通状态，第六pmos管pm6处于常通状态，第四pmos管pm4的衬底被上拉到驱动电源vdd，第四pmos管pm4的栅极电压被第二nmos管nm2下拉到地，第四pmos管pm4处于常通状态，芯片实现推挽输出。
111.当mode_ctrl＝0时，芯片实现漏极开路驱动。具体地，第二pmos管pm2处于导通状态，第二pmos管pm2的body接vout，将第四pmos管pm4的栅极电压拉到vout，第四pmos管pm4的body由第三pmos管pm3上拉到vout，第四pmos管pm4关断，且不会受vout的限制，从而防止vout流入的电流经由第四pmos管pm4发生倒灌。
112.此外，第六pmos管pm6关断，第七pmos管pm7导通，第五pmos管pm5的栅极电压被第七pmos管pm7拉到pm4的body，第五pmos管pm5的衬底同样连接到pm4的body，因此，第五pmos管pm5关断，从而防止vout流入的电流经由第三pmos管pm3，再经由第五pmos管pm5发生倒灌。第四pmos管pm4的body会跟随vout的变化而变化，即使外置电源电压比芯片vdd电压高，不会出现电流反灌。
113.在一种可能的实现方式中，在驱动电路处于漏极开路驱动模式时，驱动电路的输出端还用于与上拉电阻和外置电源依次连接。
114.可选地，可以在驱动电路的输出端和上拉电阻设置第三开关单元，当处于漏极开路驱动模式时，第三开关单元导通，当处于推挽输出驱动模式时，第三开关单元关断。
115.本技术实施例提供了一种防倒灌的驱动电路，数字输出驱动支持不同的驱动类型，支持推挽输出和漏极开路输出；只需要用一个控制位可以实现输出模式切换，只需要一套电路可以在漏极开路时防外置电压高于芯片电源电压发生倒灌。
116.本技术实施例还提供了一种芯片，芯片包括上述的驱动电路。
117.本技术实施例还提供了一种电子设备，电子设备包括上述的芯片。
118.可选地，电子设备可以为手机、电脑、便携式终端设备、可穿戴设备以及其他计算设备。
119.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
120.对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其它的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

技术特征：

1.一种驱动电路，其特征在于，所述驱动电路包括逻辑器件、第一开关单元、第二开关单元以及防倒灌单元；所述逻辑器件的控制端口分别与所述第一开关单元的第一端和所述第二开关单元的第一端连接；所述第一开关单元的第二端与驱动电源连接，所述第二开关单元的第二端接地，所述防倒灌单元分别与所述第一开关单元的第三端、所述第二开关单元的第三端连接；在所述防倒灌单元与所述第二开关单元之间引出接线端子，作为所述驱动电路的输出端；所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将所述驱动电路切换至目标驱动模式，所述目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。2.如权利要求1所述的驱动电路，其特征在于，所述防倒灌单元包括第一子单元和第二子单元；所述第一子单元的第一端与所述第一开关单元的第三端连接，所述第一子单元的第二端与所述第二开关单元的第三端连接，所述第一子单元的第三端与所述第二子单元的第二端连接，所述第二子单元的第一端连接于所述驱动电源；在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述推挽输出驱动模式对应的控制信号时，所述第二子单元切换为常通状态，以将所述第一子单元的第三端上拉至所述驱动电源，以使所述第一子单元切换为常通状态，将所述驱动电路切换至所述推挽输出驱动模式；在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述漏极开路驱动模式对应的控制信号时，所述第二子单元切换为常断状态，所述第一子单元的第三端与所述驱动电路的输出端导通，以使所述第一子单元切换为常断状态，所述第一开关单元切换为常断状态，将所述驱动电路切换至所述漏极开路驱动模式。3.如权利要求2所述的驱动电路，其特征在于，所述第一子单元包括第二pmos管、第三pmos管以及第四pmos管；所述第四pmos管的第一极作为所述第一子单元的第一端与所述第一开关单元的第三端连接；所述第四pmos管的第二极作为所述第一子单元的第二端与所述第二开关单元的第三端连接；所述第四pmos管的衬底与所述第三pmos管的第一极连接，所述第三pmos管的衬底连接于所述第三pmos管的第一极，在所述第四pmos管的衬底与所述第三pmos管的第一极之间引出接线端子，作为所述第一子单元的第三端与所述第二子单元的第二端连接，所述第三pmos管的第二极连接于所述驱动电路的输出端；所述第二pmos管的第一极连接于所述驱动电路的输出端，所述第二pmos管的衬底连接于所述第二pmos管的第一极，所述第二pmos管的第二极连接于所述第四pmos管的栅极。4.如权利要求3所述的驱动电路，其特征在于，所述第一子单元还包括第二nmos管；所述第二nmos管的源极接地，所述第二nmos管的漏极连接于所述第四pmos管的栅极；所述第二nmos管的栅极、所述第二pmos管的栅极以及所述第三pmos管的栅极作为所述
第一子单元的控制信号输入端。5.如权利要求2所述的驱动电路，其特征在于，所述第二子单元包括第五pmos管、第六pmos管以及第七pmos管；所述第六pmos管的源极作为所述第二子单元的第一端连接于所述驱动电源；所述第五pmos管的第一极作为所述第二子单元的第二端与所述第一子单元的第三端连接，所述第五pmos管的衬底连接于所述第五pmos管的第一极，所述第六pmos管的漏极与所述第五pmos管的第二极连接；所述第七pmos管的第一极连接于所述第五pmos管的第一极和所述第一子单元的第三端之间，所述第七pmos管的衬底连接于所述第七pmos管的第一极，所述第七pmos管的第二极连接于所述第五pmos管的栅极。6.如权利要求5所述的驱动电路，其特征在于，所述第二子单元还包括第三nmos管；所述第三nmos管的源极接地，所述第三nmos管的漏极连接于所述第五pmos管的栅极；所述第三nmos管的栅极、所述第七pmos管的栅极以及所述第六pmos管的栅极作为所述第二子单元的控制信号输入端。7.如权利要求1所述的驱动电路，其特征在于，所述第一开关单元包括第一pmos管和与非门；所述第一pmos管的源极作为所述第一开关单元的第二端与驱动电源连接，所述第一pmos管的漏极作为所述第一开关单元的第三端与所述防倒灌单元连接；所述与非门的第一输入端作为所述第一开关单元的第一端与所述逻辑器件的控制端口连接，所述与非门的第二输入端作为所述第一开关单元的控制信号输入端，所述与非门的输出端连接于所述第一pmos管的栅极。8.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括状态切换单元，所述状态切换单元的输出端分别与所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接；所述状态切换单元的输入端用于接入驱动模式信号，并基于所述驱动模式信号输出对应的控制信号，对所述第一开关单元和所述防倒灌单元的状态进行切换，以使所述驱动电路切换至目标驱动模式。9.如权利要求8所述的驱动电路，其特征在于，所述状态切换单元包括第一反相器和第二反相器，所述第一反相器的输出端与所述第二反相器的输入端连接；所述第一反相器的输入端作为所述状态切换单元的输入端；所述第二反相器的输出端作为所述状态切换单元的第一输出端；在所述第一反相器的输出端与所述第二反相器的输入端之间引出接线端子，作为所述状态切换单元的第二输出端；所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接于所述状态切换单元的第一输出端和/或第二输出端。10.如权利要求1所述的驱动电路，其特征在于，在所述驱动电路处于漏极开路驱动模式时，所述驱动电路的输出端还用于与上拉电阻和外置电源依次连接。11.一种芯片，其特征在于，所述芯片包括权利要求1-10中任意一项所述的驱动电路。12.一种电子设备，其特征在于，所述电子设备包括权利要求11所述的芯片。

技术总结

本申请提出一种驱动电路、芯片及电子设备，驱动电路中的逻辑器件的控制端口分别与第一开关单元的第一端和第二开关单元的第一端连接；第一开关单元的第二端与驱动电源连接，第二开关单元的第二端接地，防倒灌单元分别与第一开关单元的第三端、第二开关单元的第三端连接；在防倒灌单元与第二开关单元之间引出接线端子，作为驱动电路的输出端；防倒灌单元的控制信号输入端和第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将驱动电路切换至目标驱动模式，目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。通过设置防倒灌单元，从而避免出现电流反灌，产生较大的漏电电流的情况，保障逻辑器件输出正确驱动高电平。电平。电平。