半导体结构的制作方法及其结构与流程

阅读：评论：0

1.本公开实施例涉及半导体领域，特别涉及一种半导体的制作方法及其结构。

背景技术：

2.随着半导体结构的不断发展，其关键尺寸不断减小，但由于光刻机的限制，其关键尺寸的缩小存在极限，因此如何在一片晶圆上做出更高存储密度的芯片，是众多科研工作者和半导体从业人员的研究方向。二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。
3.然而在三维半导体器件中，仍然在不断追求更好的性能。

技术实现要素：

4.本公开实施例提供一种半导体结构的制作方法及其结构，至少可以提高半导体结构的性能。
5.根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括：提供基底；在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻所述堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分所述初始有源层，以形成第一沟槽；在所述第一沟槽中形成第一金属导电层，所述第一金属导电层填充满所述第一沟槽且与保留的所述初始有源层接触连接；刻蚀部分所述第一层间介质层和所述第二层间介质层，以形成第二沟槽；在所述第二沟槽中形成第二金属导电层，所述第二金属导电层覆盖所述第二沟槽的侧壁且与所述第一金属导电层接触连接；刻蚀部分所述第一金属导电层和所述第二金属导电层，以形成沿所述第一方向和第二方向阵列排布的下电极结构；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。
6.在一些实施例中，形成所述下电极结构之后还包括：形成电容介质层，所述电容介质层覆盖所述第一金属导电层和所述第二金属导电层的表面；形成上电极结构，所述上电极结构位于所述电容介质层的表面，且填充满所述第二沟槽，所述下电极结构、所述电容介质层及所述上电极结构构成所述电容。
7.在一些实施例中，形成所述电容介质层前还包括：形成填充层，所述填充层填充满所述第二沟槽，且暴露所述第一金属导电层和所述第二金属导电层的侧壁；刻蚀所述第一金属导电层和所述第二金属导电层的侧壁，以形成所述下电极结构；去除所述填充层，以暴露所述下电极结构的表面。
8.在一些实施例中，形成所述电容介质层的步骤包括：形成覆盖所述第一隔离层侧壁的所述电容介质层，以形成在所述第一方向上共用所述电容介质层的所述电容。
9.在一些实施例中，还包括：刻蚀剩余所述初始有源层，以形成第三沟槽；形成氧化
物半导体层，所述氧化物半导体层位于所述第三沟槽内，所述氧化物半导体层与所述第一金属导电层接触连接。
10.在一些实施例中，形成所述氧化物半导体层后，所述半导体结构的制作方法包括：刻蚀所述氧化物半导体层及剩余的所述第一金属导电层，以形成第四沟槽及间隔的所述氧化物半导体层和间隔的所述第一金属导电层，所述第四沟槽将所述堆叠结构沿所述第二方向间隔；保留的所述氧化物半导体层构成有源结构。
11.在一些实施例中，刻蚀部分所述氧化物半导体层后，所述半导体结构的制作方法还包括：形成第二隔离层，所述第二隔离层位于沿所述第二方向排布的相邻的所述氧化物半导体层之间且所述第二隔离层填充满所述第四沟槽。
12.在一些实施例中，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。
13.在一些实施例中，形成所述氧化物半导体层后还包括：形成字线，所述字线环绕所述氧化物半导体层的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；形成位线，所述位线环绕所述氧化物半导体层的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。
14.根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底；位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构；与所述有源结构一一对应电连接的下电极结构，所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；第一隔离层，所述第一隔离层位于在第一方向上相邻的所述有源结构之间，且位于在第一方向上相邻的所述下电极结构之间；所述下电极结构包括：第一金属导电层及第二金属导电层，所述第二金属导电层包括第一侧面，所述第一侧面与所述第一金属导电层接触连接，第二侧面，所述第二侧面与所述第一侧面正对且与所述第一隔离层接触连接，第三侧面，所述第三侧面与所述第一侧面及所述第二侧面连接。
15.在一些实施例中，还包括：电容介质层，所述电容介质层覆盖所述第二金属导电层的表面及所述第一金属层的侧壁；上电极结构，所述上电极结构覆盖所述电容介质层的表面，所述下电极结构、电容介质层及所述上电极结构构成电容。
16.在一些实施例中，所述电容介质层还覆盖所述第一隔离层的侧壁，以形成沿所述第一方向共用所述电容介质层的所述电容。
17.在一些实施例中，所述上电极结构在所述基底上的投影位于所述下电极结构在所述基底内的投影内。
18.在一些实施例中，所述有源结构的材料为氧化物半导体。
19.在一些实施例中，还包括：字线，所述字线环绕所述有源结构的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；位线，所述位线环绕所述氧化物半导体层的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。
20.本公开实施例提供的技术方案至少具有以下优点：通过在基底表面形成沿第一方向间隔的堆叠结构及相邻堆叠结构之间的第一隔离层，刻蚀部分初始有源层，以形成第一沟槽，并在第一沟槽内形成第一金属导电层，刻蚀部分第一层间介质层和第二层间介质层，以形成第二沟槽，在第二沟槽内形成第二金属导电层，刻蚀第一金属导电层及第二金属导电层以形成阵列排布的下电极结构，通过第一金属导电层及第二金属导电层构成下电极结
构可以增加电容的容量，从而可以提高半导体结构的性能。
附图说明
21.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1至图25为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
23.由背景技术可知，随着集成度的不断微缩，三维半导体器件仍然在不断追求更高的存储密度，更快的速度和更低的功耗。
24.本公开实施提供一种半导体结构的制作方法，通过在形成基底表面形成沿第一方向间隔的堆叠结构相邻堆叠结构之间的第一隔离层，再刻蚀初始有源层，以形成第一沟槽，并在第一沟槽内形成第一金属导电层，刻蚀部分第一层间介质层和第二层间介质层，以形成第二沟槽，在第二沟槽内形成第二金属导电层，并刻蚀第一金属导电层及第二金属导电层以形成阵列排布的下电极结构，通过第一金属导电层及第二金属导电层构成下电极结构可以增加电容的容量，从而可以提高半导体结构的性能。
25.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
26.参考图1至图25，图1至图25为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。
27.具体的，参考图1及图2，其中，图1为半导体结构的俯视图，图2为沿图1中aa方向的剖视图。
28.具体的，提供基底100，在基底100表面形成沿第一方向x间隔排布的堆叠结构110及位于相邻堆叠结构110之间的第一隔离层120，堆叠结构110包括第一层间介质层130、初始有源层140和第二层间介质层150。
29.在一些实施例中，基底100为半导体材料，半导体材料包括但不限于硅衬底、锗衬底、锗硅衬底或碳化硅衬底的任一种。基底100还可以是离子掺杂衬底，掺杂离子为n型离子或者p型离子，n型离子具体可以为磷离子、砷离子或者锑离子，p型离子具体可以为硼离子、铟离子或者氟化硼离子。
30.在一些实例中，第一层间介质层130的材料可以与第二层间介质层150的材料相同，都可以为氧化硅等绝缘材料，通过形成第一层间介质层130和第二层间介质层150可以为后续形成位线提供基础，且还可以通过第一层间介质层130和第二层间介质层150将在第一方向x上的间隔排布的初始有源层140隔离。
31.初始有源层140的材料可以是碳化硅或者多晶硅半导体材料，通过形成初始有源层140可以为后续形成阵列排布的有源结构提供工艺基础。
32.参考图3，刻蚀部分初始有源层140，以形成第一沟槽160，通过形成第一沟槽160可以为后续形成氧化物半导体层提供工艺基础。
33.在一些实施例中，刻蚀部分初始有源层140方法可以是通过采用湿法刻蚀的方式，通过堆叠结构110的侧壁对初始有源层140进行刻蚀。
34.参考图4，在第一沟槽160中形成第一金属导电层170，第一金属导电层170填充满第一沟槽160且与保留的初始有源层140接触连接。第一金属导电层170可以作为电容的下电极结构的一部分。
35.在一些实施例中，第一金属导电层170的材料可以是钛、氮化钛、钴或者镍等等。
36.在一些实施例中，第一金属导电层170的材料还可以是金属半导体材料，此时部分第一金属导电层170还可以作为有源结构的漏极。
37.参考图5，刻蚀部分第一层间介质层130和第二层间介质层150，以形成第二沟槽180，通过形成第二沟槽180可以为后续形成第二金属导电层提供工艺基础。
38.在一些实施例中，刻蚀第一层间介质层130和第二层间介质层150的时候仅暴露部分第一金属导电层170的部分表面，也就是说，在第三方向z上，刻蚀的第一层间介质层130和第二层间介质层150的长度小于第一金属导电层170的长度。从而可以控制后续形成的第二金属导电层的长度，避免第二金属导电层与有源结构的栅极或者字线接触，从而可以提高半导体结构的可靠性。在另一些实施例中，刻蚀的第一层间介质层和第二层间介质层的长度也可以等于第一金属导电层的长度，从而可以提高第二金属导电层的长度，进而可以提高半导体结构的下电极结构的长度，进而可以提高半导体结构的性能。
39.参考图6，在第二沟槽180中形成第二金属导电层190，第二金属导电层190覆盖第二沟槽180的侧壁且与第一金属导电层170接触连接，通过形成第二金属导电层190可以提高下电极结构与后续形成的上电极结构的正对面积，从而可以提高电容的电容量，进而提高半导体结构的性能。
40.参考图7至图10，刻蚀部分第一金属导电层170和第二金属导电层190，以形成沿第一方向x和第二方向y阵列排布的下电极结构200；第一方向x垂直于基底100表面，第二方向y平行于基底100表面。通过刻蚀第一金属导电层170和第二金属导电层190可以形成间隔的下电极结构200，从而为后续形成间隔的电容提供工艺基础。
41.在一些实施例中，形成电容介质层前还包括：形成填充层210，填充层210填充满第二沟槽180，且暴露第一金属导电层170和第二金属导电层190的侧壁；刻蚀第一金属导电层170和第二金属导电层190的侧壁，以形成下电极结构200；去除填充层210，以暴露下电极结构200的表面。可以理解的是，在形成第二金属导电层190的过程中，部分第二金属导电层190还覆盖部分第一金属导电层170及第一隔离层120的侧壁，通过形成填充层210可以后续在刻蚀的时候保护位于第二沟槽180内壁的第一金属导电层170和第二金属导电层190，刻蚀填充层210暴露的第一金属导电层170和第二金属导电层190在第三方向z上的侧壁，也就是将第一方向x上连接的第二金属导电层190隔断为多个分立的第二金属导电层190，可以避免在第一方向x上排布的下电极结构200串联。通过填充层210暴露第一金属导电层170和第二金属导电层190的侧壁，可以在刻蚀的过程中同步刻蚀这部分不需要的第二金属导电
层190。参考图8，通过刻蚀部分堆叠结构以形成沿第三方向z延伸且在第一方向x上贯穿堆叠结构110的沟槽，从而形成在第二方向上间隔的下电极结构200，接着参考图10，通过去除填充层为后续形成介质层及上电极结构提供工艺基础。
42.参考图11及图12，形成下电极结构之后还包括：形成电容介质层220，电容介质层220覆盖第一金属导电层170和第二金属导电层190的表面；形成上电极结构230，上电极结构230位于电容介质层220的表面，且填充满第二沟槽180，下电极结构200、电容介质层220及上电极结构230构成电容240。通过形成电容240，并通过利用电容240的不同状态，从而可以表征半导体结构的
‘0’
状态或者
‘1’
状态以实现数据的存储，其中
‘0’
状态可以表征低电平，
‘1’
状态可以表征高电平。
43.在一些实施例中，形成电容介质层220的步骤包括：形成覆盖第一隔离层120侧壁的电容介质层220，以形成在第一方向x上共用电容介质层220的电容240。通过形成在第一方向x上共用电容介质层220的电容240可以减少电容240的形成步骤，从而通过直接沉积电容介质层220的材料，以形成电容介质层220。
44.在一些实施例中，如图9所示，形成阵列排布的下电极结构200之后还包括：形成第三隔离层250，第三隔离层250可以用于隔离相邻的电容240。在沿第三方向z延伸且在第一方向x上贯穿堆叠结构110的沟槽中填充第三隔离层250，以隔离第二方向y上相邻的下电极结构200。
45.在一些实施例中，在去除填充层210的过程中还包括：在同一步工艺步骤中去除第三隔离层250，去除第三隔离层250之后再形成电容介质层220及上电极结构230，如此，沿第二方向y排布的电容240还共用电容介质层220及上电极结构230，也就是说，沿第一方向x和第二方向y排布的电容240共用电容介质层220及上电极结构230。
46.在一些实施例中，第三隔离层250的材料可以与填充层210的材料相同，都可以是氧化硅或者氮化硅等绝缘材料，在另一些实施例中，第三隔离层250的材料也可以与填充层210的材料不同。
47.下电极结构200的材料可以包括氮化钛、氮化钽、铜或钨等金属材料中的任一种或任意组合；电容介质层220的材料可以包括：zro，alo，zrnbo，zrhfo，zralo中的任一种或其任一组合；上电极结构230的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛、硅化钛、硅化镍、硅氮化钛或者其他导电材料，或者，上电极结构230的材料也可以为导电的半导体材料，如多晶硅，锗硅等。
48.可以理解的是，电容260的下电极结构200与上电极结构230之间的相对面积、下电极结构200及上电极结构230之间的距离及电容介质层220的材料都可能影响电容260的容量的大小，故可以根据实际的需求设置电容260的下电极结构200与上电极结构230之间的相对面积、下电极结构200及上电极结构230之间的距离及电容介质层220的材料。
49.参考图13及图14，半导体结构的制作方法还包括：刻蚀剩余初始有源层140，以形成第三沟槽270；形成氧化物半导体层280，氧化物半导体层280位于第三沟槽270内，氧化物半导体层280与第一金属导电层170接触连接。通过形成氧化物半导体层280可以为形成有源结构提供工艺基础，通过氧化物半导体层280作为后续形成有源结构可以提高有源结构的载流子的传输速率。
50.一些实施例中，氧化物半导体层280的材料可以包括：铟镓锌氧化物或锌锡氧化
物，通过设置氧化物半导体层的材料为铟镓锌氧化物或锌锡氧化物可以提高氧化物半导体层280的离子迁移率，从而可以提高后续氧化物半导体层280作为沟道区的性能。氧化物半导体层280的材料还可以是铟锌氧化物、铟镓硅氧化物、铟钨氧化物、铟氧化物、锡氧化物、钛氧化物、镁锌氧化物、锆铟锌氧化物、铪铟锌氧化物、锡铟锌氧化物、铝锡铟锌氧化物、硅铟锌氧化物、铝锌锡氧化物、镓锌锡氧化物、锆锌锡氧化物等其他类似的材料中的一种或者多种。
51.参考图15，在一些实施例中，形成氧化物半导体层280之后，半导体结构的制作方法还包括：刻蚀氧化物半导体层280及剩余的第一金属导电层170，以形成第四沟槽290及间隔的氧化物半导体层280和间隔的第一金属导电层170，第四沟槽290将堆叠结构110沿第二方向y间隔，保留的氧化物半导体层280构成有源结构。通过形成第四沟槽290可以将氧化物半导体层280及第一金属导电层170切断，也就说可以形成沿第二方向y间隔的有源结构及电容260，可以理解的是，在前面的步骤中仅刻蚀部分第一金属导电层170，即，沿第二方向y排布的电容260仍通过第一金属导电层170连接，通过形成第四沟槽290可以将电容260沿第二方向y间隔。
52.参考图16，在一些实施例中，刻蚀部分氧化物半导体层280后，半导体结构的制作方法还包括：形成第二隔离层310，第二隔离层310位于沿第二方向y排布的相邻的氧化物半导体层280之间且第二隔离层310填充满第四沟槽290。通过形成第二隔离层310可以提高相邻的有源结构的绝缘性，从而可以提高半导体结构的可靠性。
53.参考图17至图25，在一些实施例中，形成氧化物半导体层280后还包括：形成字线320，字线320环绕氧化物半导体层280的表面，且字线320沿第一方向x或者第二方向y中的一者延伸；形成位线350，位线350环绕氧化物半导体层280的表面，位线350与字线320间隔，且位线350沿第一方向x或者第二方向y中的另一者延伸。
54.具体的，参考图17，在一些实施例中，形成第二隔离层310之后还包括：刻蚀部分第一层间介质层130和第二层间介质层150，以暴露部分有源结构300的表面，从而为后形成字线提供工艺基础。
55.在一些实施例中，形成字线320之前还包括：形成栅极介质层340，栅极介质层340位于有源结构300的表面。通过形成栅极介质层340可以避免字线320与有源结构300直接接触，从而避免半导体结构异常。
56.在一些实施例中，栅极介质层340的材料可以是氧化硅、氮化硅或者氧化铪等绝缘材料，可以根据栅极介质层340所需的介电常数进行选择栅极介质层340的材料。
57.在一些实施例中，栅极介质层340的厚度可以是8～20nm，可以理解的是，在其他条件相同的情况下，栅极介质层340的厚度越薄，半导体结构的性能也就越好，但是半导体结构的可靠性也就越低，越容易发生电流隧穿效应，相应的栅极介质层340的厚度越厚，半导体结构的可靠性也就越高，但是半导体结构的性能会下降，通过设置栅极介质层340的厚度为8～20nm，可以在提高半导体结构性能的同时保证一定的可靠性。
58.通过形成栅极介质层340和第一隔离层120还可以帮助有源结构300的氧化物半导体层280隔离空气中的氧气和水蒸汽，从而可以提高半导体结构的可靠性。
59.参考图18至图23，形成字线320，在一些实施例中，字线320包括：第一字线321和第二字线322，第一字线321环绕有源结构300设置，第二字线322覆盖第一字线321的侧壁。通
过形成环绕有源结构300的第一字线321可以提高字线320与有源结构300的接触面积，通过形成第二字线322可以为后续形成与字线320对应连接的导电柱提供接触基础。在另一些实施例中，第一字线可以仅覆盖有源结构的部分表面，以有源结构的形状为长方体为例，第一字线可以仅覆盖有源结构顶面和底面，或者覆盖有源结构顶面、底面和与顶面及底面连接的其中一个侧面。
60.参考图18，在一些实施例中，形成第一字线321，第一字线321位于栅极介质层340的表面。
61.参考图19，图19为沿图1方向中沿bb方向上的剖视图，可以理解的是图19并未在图18的基础上有进行工艺步骤，仅是半导体结构的不同视角的剖面图。
62.参考图20，沿第二方向y刻蚀堆叠结构110以形成第五沟槽330，第五沟槽330暴露第一字线321的侧壁，通过形成第五沟槽330可以为形成第二字线322提供工艺基础。
63.参考图21，形成第二初始字线323，第二初始字线323填充满第五沟槽330。
64.参考图22，刻蚀第二初始字线323及第一隔离层120，剩余第二初始字线323作为第二字线322，在一些实施例中，沿第一方向x排布的第二字线322在第二方向y上的长度依次减小，也就是说，自靠近基底100的方向朝向远离基底100的方向上，第二字线322的长度依次减小。以图示中三条第二字线322为例，将离基底100最近的第二字线322称为第一子字线，位于中间的第二字线322称为第二子字线，离基底100最远的第二字线322成为第三子字线，其中，沿第二方向上，第一子字线的长度、第二子字线的长度及第三子字线的长度依次减小，从而后续可以在第一子字线长于第二子字线的部分上形成导电柱，在第二子字线长于第三子字线的部分上形成导电柱，从而可以将不同字线320的信号引出，或者向不同的字线320提供相应的电信号。
65.参考图23，刻蚀部分第一字线321及栅极介质层340，以暴露部分有源结构300的部分表面，从而为后续形成位线提供工艺基础。
66.参考图24，形成位线350，在一些实施例中，以位线350沿第一方向x延伸为例，一位线350可以与多个沿第一方向排布的多个有源结构300接触连接，也就是一位线350可以向多个沿第一方向x排布的有源结构300传输信号，从而可以提高半导体结构的堆叠密度，提高半导体结构的空间利用率。
67.然而，可以理解的是，位线350的延伸方向与字线320的延伸方向相交，且一位线350与一字线320的交点只有一个，也就是说，通过一字线320和一位线350可以选中一有源结构300。
68.在一些实施例中，形成位线350之前还包括：形成第四隔离层360，第四隔离层360覆盖部分有源结构300的表面，且第四隔离层360与字线320沿第三方向z排布的侧壁接触连接；形成位线350，位线350覆盖与第四隔离层360所述第三方向z排布的侧壁接触连接，且位线350覆盖有源结构300。通过形成第四隔离层360可以将位线350与第一字线321隔离开，从而可以避免位线350与字线320之间出现电连接，从而可以提高半导体结构可靠性，通过形成位线350为半导体结构的读出数据及写入数据提供基础。
69.在一些实施例中，形成第四隔离层360的步骤可以包括：形成第四初始隔离层，第四初始隔离层位于第一隔离层120与有源结构300之间；刻蚀第四初始隔离层，剩余第四初始隔离层作为第四隔离层360。
70.在一些实施例中，刻蚀第四初始隔离层的同时还包括：刻蚀第一隔离层120。形成位线350的过程中，形成的位线350还可以覆盖第一隔离层120的侧壁。
71.参考图1及图25，半导体结构的制作方法还包括：形成导电柱370，一导电柱370与一字线320对应连接，通过导电柱370可以通过向导电柱370提供电信号进而控制字线320的导通与断开，通过向不同的导电柱370提供信号，从而向与该导电柱370连通的字线320提供电信号，也就是说可以通过控制不同的导电柱370进而控制不同的字线320。
72.本公开实施例通过在基底100表面形成沿第一方向x间隔的堆叠结构110相邻堆叠结构110之间的第一隔离层120，再刻蚀初始有源层140，以形成第一沟槽160，并在第一沟槽160内形成第一金属导电层170，刻蚀部分第一层间介质层130和第二层间介质层150，以形成第二沟槽180，在第二沟槽180内形成第二金属导电层190，并刻蚀第一金属导电层170及第二金属导电层190以形成阵列排布的下电极结构200，通过第一金属导电层170及第二金属导电层190构成下电极结构200可以增加电容240的容量，从而可以提高半导体结构的性能。
73.本公开实施例还提供一种半导体结构，可以通过上述半导体结构的制作方法的部分步骤或者全部步骤形成，相同或者相应的部分可以参考上述实施例，以下将不再赘述，以下将参考附图对本公开实施例提供的半导体结构进行说明。
74.参考图1、图22、图24及图25，半导体结构可以包括：基底100；位于基底100表面，沿第一方向x和第二方向y间隔排布的有源结构300；与有源结构300一一对应电连接的下电极结构200，第一方向x垂直于基底100表面，第二方向y平行于基底100表面；第一隔离层120，第一隔离层120位于在第一方向x上相邻的有源结构300之间，且位于在第一方向x上相邻的下电极结构200之间；下电极结构200包括：第一金属导电层170及第二金属导电层190，第二金属导电层190包括第一侧面，第一侧面与第一金属导电层170接触连接，第二侧面，第二侧面与第一侧面正对且与第一隔离层120接触连接，第三侧面，第三侧面与第一侧面及第二侧面连接。
75.通过设置第二金属导电层190具有三个侧面，其中，第一侧面与第一金属导电层170接触连接，第二侧面，第二侧面与第一侧面正对且与第一隔离层120接触连接，第三侧面，第三侧面与第一侧面及第二侧面连接，从而可以提高电容的下电极结构200与电容介质层及上电极结构的正对面积，从而可以提高电容的电容量，可以提高半导体结构的性能。
76.在一些实施例中，半导体结构还可以包括：电容介质层220，电容介质层220覆盖第二金属导电层190的表面及第一金属导电层170的侧壁；上电极结构230，上电极结构230覆盖电容介质层220的表面，下电极结构200、电容介质层220及上电极结构230构成电容240。电容240的下电极结构200与上电极结构230之间的距离及电容介质层220的材料都可能影响电容240的容量大小，故可以通过根据实际的需求设置电容240的下电极结构200与上电极结构230之间的间距、下电极结构200与上电极结构230之间的正对面积以及电容介质层220的材料。
77.在一些实施例中，电容介质层220还可以覆盖第一隔离层120的侧壁，以形成沿第一方向x共用电容介质层220的电容240。通过设置电容介质层220覆盖第一隔离层120的侧壁可以减少半导体结构的工艺步骤，且通过设置共用电容介质层220的电容240还可以提高半导体结构的空间利用率。
78.在一些实施例中，上电极结构230在基底100上的投影位于下电极结构200在基底100内的投影内。换句话说，在第三方向z上，上电极结构230的长度小于下电极结构200的长度，通过设置上电极结构230的长度小于下电极结构200的长度可以减小半导体结构的制作难度，且可以在避免在形成字线320的过程中暴露第二金属导电层190，从而提高半导体结构的可靠性。
79.在一些实施例中，有源结构300的材料可以为氧化物半导体，有源结构300与第一金属导电层170接触。通过设置有源结构300的材料为氧化物半导体可以提高有源结构300内的载流子的活性，从而可以提高有源结构300内的载流子迁移率。
80.在一些实施例中，还可以包括：字线320，字线320环绕有源结构300的表面，且字线320沿第一方向x或者第二方向y中的一者延伸；位线350，位线350环绕有源结构300的表面，位线350与字线320间隔，且位线350沿第一方向x或者第二方向y中的另一者延伸。通过设置字线320环绕有源结构300的表面可以控制有源结构300的导通，通过设置位线350环绕有源结构300的表面可以通过位线350实现半导体结构的读写。
81.在一些实施例中，半导体结构还包括：栅极介质层340，栅极介质层340位于有源结构300的表面。通过形成栅极介质层340可以避免字线320与有源结构300直接接触，从而避免半导体结构异常。
82.在一些实施例中，字线320包括：第一字线321和第二字线322，第一字线321环绕有源结构300设置，第二字线322覆盖第一字线321的侧壁。通过形成环绕有源结构300的第一字线321可以提高字线320与有源结构300的接触面积，通过形成第二字线322可以为后续形成与字线320对应连接的导电柱提供接触基础。
83.在一些实施例中，第一字线321环绕栅极介质层340的表面。
84.在一些实施例中，半导体结构还包括：第一层间介质层130和第二层间介质层150，通过设置第一层间介质层130和第二层间介质层150可以提高电容240和字线320的绝缘性，且还可以对半导体结构起到支撑作用，从而避免半导体结构变形，提高半导体结构的可靠性。
85.在一些实施例中，半导体结构还可以包括：第二隔离层310，第二隔离层310位于沿第二方向y排布的相邻的有源结构300之间，通过第二隔离层310可以提高相邻的有源结构300的绝缘性，从而可以提高半导体结构的可靠性。
86.在一些实施例中，半导体结构还可以包括：第四隔离层360，第四隔离层360覆盖部分有源结构300的表面，且第四隔离层360与字线320沿第三方向z排布的侧壁接触连接，通过第四隔离层360可以将位线350与字线320隔离开，从而可以避免位线350与字线320之间出现电连接，从而可以提高半导体结构可靠性。
87.在一些实施例中，半导体结构还可以包括：导电柱370，一导电柱370与一字线320对应连接，通过导电柱370可以通过向导电柱370提供电信号进而控制字线320的导通与断开，通过向不同的导电柱370提供信号，从而向与该导电柱370连通的字线320提供电信号，也就是说可以通过控制不同的导电柱370进而控制不同的字线320。
88.本公开实施例通过设置位于基底100表面的有源结构300，与有源结构一一对应电连接的下电极结构200，通过设置下电极结构200包括第一金属导电层170及第二金属导电层190，且第二金属导电层190包括第一侧面，第一侧面与第一金属导电层170接触连接，第
二侧面，第二侧面与第一侧面正对且与第一隔离层120接触连接，第三侧面，第三侧面与第一侧面及第二侧面连接，通过增加第二金属导电层190表面积从而可以增加电容240中下电极结构200与上电极结构230之间的正对面积，从而可以增加电容240的电容量，进而提高半导体结构的性能。
89.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

技术特征：

1.一种半导体结构的制作方法，其特征在于，包括：提供基底；在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻所述堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分所述初始有源层，以形成第一沟槽；在所述第一沟槽中形成第一金属导电层，所述第一金属导电层填充满所述第一沟槽且与保留的所述初始有源层接触连接；刻蚀部分所述第一层间介质层和所述第二层间介质层，以形成第二沟槽；在所述第二沟槽中形成第二金属导电层，所述第二金属导电层覆盖所述第二沟槽的侧壁且与所述第一金属导电层接触连接；刻蚀部分所述第一金属导电层和所述第二金属导电层，以形成沿所述第一方向和第二方向阵列排布的下电极结构；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述下电极结构之后还包括：形成电容介质层，所述电容介质层覆盖所述第一金属导电层和所述第二金属导电层的表面；形成上电极结构，所述上电极结构位于所述电容介质层的表面，且填充满所述第二沟槽，所述下电极结构、所述电容介质层及所述上电极结构构成所述电容。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述电容介质层前还包括：形成填充层，所述填充层填充满所述第二沟槽，且暴露所述第一金属导电层和所述第二金属导电层的侧壁；刻蚀所述第一金属导电层和所述第二金属导电层的侧壁，以形成所述下电极结构；去除所述填充层，以暴露所述下电极结构的表面。4.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述电容介质层的步骤包括：形成覆盖所述第一隔离层侧壁的所述电容介质层，以形成在所述第一方向上共用所述电容介质层的所述电容。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括：刻蚀剩余所述初始有源层，以形成第三沟槽；形成氧化物半导体层，所述氧化物半导体层位于所述第三沟槽内，所述氧化物半导体层与所述第一金属导电层接触连接。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，形成所述氧化物半导体层后，所述半导体结构的制作方法包括：刻蚀所述氧化物半导体层及剩余的所述第一金属导电层，以形成第四沟槽及间隔的所述氧化物半导体层和间隔的所述第一金属导电层，所述第四沟槽将所述堆叠结构沿所述第二方向间隔；保留的所述氧化物半导体层构成有源结构。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，刻蚀部分所述氧化物半导体层后，所述半导体结构的制作方法还包括：形成第二隔离层，所述第二隔离层位于沿所
述第二方向排布的相邻的所述氧化物半导体层之间且所述第二隔离层填充满所述第四沟槽。8.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。9.根据权利要求5所述的半导体结构的制作方法，其特征在于，形成所述氧化物半导体层后还包括：形成字线，所述字线环绕所述氧化物半导体层的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；形成位线，所述位线环绕所述氧化物半导体层的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。10.一种半导体结构，其特征在于，包括：基底；位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构；与所述有源结构一一对应电连接的下电极结构，所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；第一隔离层，所述第一隔离层位于在第一方向上相邻的所述有源结构之间，且位于在第一方向上相邻的所述下电极结构之间；所述下电极结构包括：第一金属导电层及第二金属导电层，所述第二金属导电层包括第一侧面，所述第一侧面与所述第一金属导电层接触连接，第二侧面，所述第二侧面与所述第一侧面正对且与所述第一隔离层接触连接，第三侧面，所述第三侧面与所述第一侧面及所述第二侧面连接。11.根据权利要求10所述的半导体结构，其特征在于，还包括：电容介质层，所述电容介质层覆盖所述第二金属导电层的表面及所述第一金属层的侧壁；上电极结构，所述上电极结构覆盖所述电容介质层的表面，所述下电极结构、电容介质层及所述上电极结构构成电容。12.根据权利要求11所述的半导体结构，其特征在于，所述电容介质层还覆盖所述第一隔离层的侧壁，以形成沿所述第一方向共用所述电容介质层的所述电容。13.根据权利要求11所述的半导体结构，其特征在于，所述上电极结构在所述基底上的投影位于所述下电极结构在所述基底内的投影内。14.根据权利要求10所述的半导体结构，其特征在于，所述有源结构的材料为氧化物半导体。15.根据权利要求14所述的半导体结构，其特征在于，还包括：字线，所述字线环绕所述有源结构的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；位线，所述位线环绕所述有源结构的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。

技术总结

本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法包括：提供基底；在基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻堆叠结构之间的第一隔离层，堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分初始有源层，以形成第一沟槽；在第一沟槽中形成第一金属导电层；刻蚀部分第一层间介质层和第二层间介质层，以形成第二沟槽；在第二沟槽中形成第二金属导电层，第二金属导电层覆盖第二沟槽的侧壁且与第一金属导电层接触连接；刻蚀部分第一金属导电层和第二金属导电层，以形成沿第一方向和第二方向阵列排布的下电极结构。可以提高半导体结构的性能。可以提高半导体结构的性能。可以提高半导体结构的性能。