存储器设备的制作方法

阅读：评论：0

存储器设备
1.对(一个或多个)相关申请的交叉引用
2.本技术要求在2020年8月27日向韩国知识产权局提交的韩国专利申请第10-2020-0108582号的权益，该韩国专利申请的全部公开内容通过引用、出于所有目的而合并于此。
技术领域
3.本公开涉及存储器设备。

背景技术：

4.作为一种类型的非易失性存储器设备的存储器设备，特别地，闪速存储器设备通过外部电源进行操作。当在操作期间发生突然断电(spo)时或当外部电压降低时，闪速存储器设备可能无法正常地操作。为了补偿这种存储器设备的低电压特性并且保护操作电路，当操作电压的电平低于预定电压电平时，存储器设备使用锁定(lockout)电路来终止存储器设备的操作并且执行恢复。同时，存储器设备可以执行平面独立核心(pic)操作，在该操作中，针对每个存储器阵列瓦片(mat)独立地执行编程(program)、读取或擦除操作中的任何一个。然而，即使在针对存储器设备的每个mat执行不同操作的pic操作期间，也存在以芯片为单位执行锁定的问题，从而导致不必要的数据丢失。

技术实现要素：

5.示例实施例提供了一种存储器设备，在该存储器设备中，可以通过在针对存储器设备的相应mat执行不同操作的pic操作中、针对每个mat执行锁定来减少不必要的数据丢失。
6.根据示例实施例，一种存储器设备包括第一存储器区域，该第一存储器区域包括具有多个第一存储器单元的第一存储器单元阵列。第一外围电路控制第一存储器单元，并且设置在第一存储器单元阵列下方。第二存储器区域包括具有多个第二存储器单元的第二存储器单元阵列。第二外围电路控制第二存储器单元，并且设置在第二存储器单元阵列下方。焊盘区域包括电力布线。第一存储器区域包括确定在第一存储器区域的操作期间是否锁定的第一局部锁定电路。第二存储器区域包括确定在第二存储器区域的操作期间是否与第一存储器区域分离地锁定的第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。
7.根据示例实施例，一种存储器设备包括存储器单元区域，该存储器单元区域包括多个mat，每个mat包括多个存储器单元。外围电路区域被设置在该存储器单元区域下方。焊盘区域被设置在存储器单元区域的侧表面上并且包括电力布线。多个mat通过基于外部电力施加的操作电压来单独地进行操作。在多个mat的操作期间，当操作电压低于锁定电压时，外围电路区域单独地停止操作并且执行恢复。存储器单元区域包括具有彼此不同的操作电压和锁定电压的至少两个mat。
8.根据示例实施例，一种存储器设备包括存储器单元区域，该存储器单元区域包括第一金属焊盘。外围电路区域包括第二金属焊盘。焊盘区域设置在存储器单元区域的侧表面上，并且包括向外围电路区域施加外部电力的布线。多个mat包括在存储器单元区域中，并且各自包括多个存储器单元。锁定电路分别地设置在多个mat中或在多个mat下方的外围电路区域中。外围电路区域通过第一金属焊盘和第二金属焊盘垂直地连接到存储器单元区域，并且基于从焊盘区域施加的外部电力向多个mat施加操作电压。多个mat通过操作电压单独地操作，而锁定电路单独地确定是否锁定多个mat。
附图说明
9.通过以下结合附图进行的详细描述，将更加清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
10.图1a和图1b是示出根据示例实施例的存储器设备的操作的图。
11.图2a和图2b是根据示例实施例的存储器设备的示意图。
12.图3是根据示例实施例的存储器设备的示意平面图。
13.图4是示出根据示例实施例的存储器设备的每个mat的锁定操作的流程图。
14.图5a和图5b是示出根据示例实施例的、根据存储器设备的锁定操作的电压改变的图。
15.图6是根据示例实施例的包括在存储器设备中的锁定电路的电路图。
16.图7和图8是示出根据示例实施例的存储器设备的锁定操作的图。
17.图9是根据示例实施例的存储器设备的示意图。
18.图10是根据示例实施例的存储器设备的示意平面图。
19.图11是示出根据示例实施例的存储器设备的全局锁定操作的流程图。
20.图12和图13是示出根据示例实施例的存储器设备的锁定操作的图。
21.图14a至图14d是根据示例实施例的存储器设备的示意平面图。
22.图15是用于描述根据示例实施例的存储器设备具有芯片到芯片(c2c)结构的情况的图。
具体实施方式
23.在下文中，将参考附图描述示例实施例。
24.图1a和图1b是示出根据示例实施例的存储器设备的操作的图。
25.最近，由于存储在存储器设备中的数据量的增加，可能需要具有提高的集成度的存储器设备。为了提高存储器设备的集成度并且增加存储容量，可以增加包括在存储器设备中的存储器单元的数量。包括在存储器设备中的存储器单元的集合形成存储器单元阵列，并且随着存储器单元的数量增加，存储器单元阵列的尺寸可能增加。
26.参考图1a，通常，一个存储器单元区域可以包括由一次执行一个操作的多个存储器单元组成的存储器单元阵列。作为示例，存储器单元区域可以接收一个控制信号cs，并且执行读取操作、编程操作和擦除操作中的任何一个。执行每个操作花费预定时间。
27.另一方面，随着存储器单元阵列的尺寸增加，连接到存储器单元的布线可能加长并且布线的寄生电容可能增加，从而增加了对存储器单元充电和/或放电所需要的时间。换
句话说，可能增加数据读取、编程和擦除操作所需要的时间。
28.为了解决上述问题，可以使用将一个存储器单元区域划分为多个存储器单元阵列的方法。例如，划分的存储器单元阵列可以被定义为多个存储器阵列瓦片(mat)。可以将与mat中的每个相对应的外围电路设置在多个mat周围，从而补偿包括未划分的存储器单元阵列的存储器设备的问题。
29.参考图1b，半导体芯片可以被划分为四个mat：mat1、mat2、mat3和mat4，并且四个mat mat1、mat2、mat3和mat4可以布置为2
×
2的形状。然而，这仅是示例，而本发明不限于此，并且mat的数量可以是2、3、5或更多。另外，mat的布置也可以不同于图1b示出的形状。将在存储器设备具有图1b示出的mat布置的假设下来描述根据示例实施例的存储器设备。
30.在根据示例实施例的存储器设备中，分别地与多个mat mat1、mat2、mat3和mat4相对应的外围电路可以独立地操作。作为示例，可以将独立的控制信号cs1、cs2、cs3和cs4分别地输入到多个mat mat1、mat2、mat3和mat4。接收控制信号cs1、cs2、cs3和cs4中的任何一个的多个mat mat1、mat2、mat3和mat4可以根据接收的控制信号来执行操作。多个mat mat1、mat2、mat3、mat4的操作可以是读取、编程和擦除操作中的一个，并且多个mat mat1、mat2、mat3、mat4可以同时地执行不同的操作。
31.图2a和图2b是根据示例实施例的存储器设备的示意图。
32.参考图2a和图2b，根据示例实施例的存储器设备10a和10b可以包括存储器单元区域cell、外围电路区域peri和焊盘区域pad。同时，根据示例实施例的存储器设备10可以具有外围上芯片(chip-on-peri，cop)结构。因此，外围电路区域peri可以设置在存储器单元区域cell下方。然而，这仅是示例实施例，而本发明不限于此，并且存储器设备10a和10b可以具有除cop结构以外的结构。
33.外围电路区域peri可以包括下基板和形成在下基板上的多个晶体管。存储器单元区域cell可以包括上基板和形成在上基板上的多个mat mat1、mat2、mat3和mat4。mat mat1、mat2、mat3和mat4中的每个可以包括多个存储器单元。
34.在根据示例实施例的存储器设备10a和10b中，存储器单元区域cell中包括的多个mat mat1、mat2、mat3和mat4可以被设置为彼此间隔开。存储器单元区域cell的上基板也可以在多个mat mat1、mat2、mat3和mat4间隔开的位置处彼此间隔开。然而，这仅是示例实施例，而本发明不限于此，并且上基板可以由一个连接的基板组成。
35.例如，在多个mat mat1、mat2、mat3和mat4彼此间隔开的空间中，可以包括存储器设备10a和10b的操作所需要的行解码器。然而，这仅是示例实施例，而本发明不限于此，并且可以将在外围电路区域peri中包括的其他电路中的至少一些设置在mat mat1、mat2、mat3和mat4之间。
36.在根据示例实施例的存储器设备10a和10b中，焊盘区域pad可以设置在存储器单元区域cell的一侧。图2a和图2b中示出的存储器设备10a和10b被示出为使焊盘区域pad设置在外围电路区域peri的侧表面上，但是不限于此。焊盘区域pad可以设置在外围电路区域peri的上表面上。另外，焊盘区域pad可以被包括在外围电路区域peri中。
37.焊盘区域pad可以包括用于向外围电路区域peri施加外部电力电压的电力布线和电力焊盘。然而，这仅是示例实施例，而本发明不限于此，并且焊盘区域pad可以进一步包括其他布线。另外，在焊盘区域pad中，根据示例实施例，可以设置在外围电路区域peri中包括
的其他电路中的至少一些。
38.外围电路区域peri可以基于从焊盘区域pad施加的外部电力电压向mat mat1、mat2、mat3和mat4中的每个施加操作电压。操作电压可以是施加到多个mat mat1、mat2、mat3和mat4以执行操作的电压，并且可以随着操作被执行而逐渐地降低。
39.参考图1b，被施加了操作电压的mat mat1、mat2、mat3和mat4中的每个可以单独地执行操作。例如，施加到多个mat mat1、mat2、mat3和mat4中的每个的操作电压和操作可以不同。
40.图2a和图2b示出的根据示例实施例的存储器设备10a和10b示出了锁定电路150a和150b的布置的差异。
41.参考图2a，锁定电路110a、120a(例如150a)可以与多个mat mat1、mat2、mat3和mat4中的每个相对应。锁定电路150a可以包括用于执行锁定操作的多个晶体管和布线。基于锁定电路150a的输出，外围电路区域peri可以在特定情形下锁定mat mat1、mat2、mat3和mat4的操作。例如，外围电路区域peri可以停止被确定为被锁定的mat的操作并且执行mat的恢复。例如，当执行恢复时，可以恢复操作电压，并且可以使操作进入操作可以正常地被执行的状态。
42.例如，第一锁定电路110a可以对应于第一mat mat1，第二锁定电路120a可以对应于第二mat mat2，第三锁定电路(未示出)可以对应于第三mat(mat3)以及第四锁定电路(未示出)可以对应于第四mat(mat4)。然而，这仅是示例实施例，而本发明不限于此，并且mat mat1、mat2、mat3和mat4中的一些可以不对应于任何锁定电路，或者可以对应于多个锁定电路。
43.同时，在根据图2a示出的示例实施例的存储器设备10a中，锁定电路150a可以被包括在外围电路区域peri中。另一方面，在根据图2b示出的示例实施例的存储器设备10b中，锁定电路150b可以被包括在存储器单元区域cell的一侧中。例如，锁定电路150b可以分别地设置在多个mat mat1、mat2、mat3和mat4当中的相对应的mat上。依赖于锁定电路150a和150b的位置，存储器设备10a和10b的尺寸和性能可能不同，但是不管位置如何，锁定电路150a和150b与存储器设备10a和10b一起使用。
44.另外，关于锁定电路150a和150b的位置，锁定电路150a和150b可以设置在施加有外部电力的布线附近，以最小化可能影响电路的操作的噪声。例如，锁定电路150a和150b可以设置在以下位置处：其中，从电力焊盘延伸到锁定电路150a和150b的布线的长度基本上最短。然而，本发明不限于此，并且根据示例实施例的存储器设备10a和10b的锁定电路150a和150b可以根据需要设置在各种位置。
45.同时，锁定电路150a和150b可以在多个mat mat1、mat2、mat3和mat4的操作期间单独地确定是否锁定。作为示例，当多个mat(mat1、mat2、mat3、mat4)中的每个的操作电压不足以继续操作时，外围电路区域(peri)可以基于锁定电路150a、150b的输出信号来单独地停止操作并且执行恢复。
46.根据示例实施例的存储器设备10a和10b可以被定义为包括多个存储器区域和焊盘区域pad。作为示例，第一存储器区域可以包括具有多个第一存储器单元的第一存储器单元阵列以及控制第一存储器单元并且设置在第一存储器单元阵列下方的第一外围电路。例如，第一存储器单元阵列可以是第一mat，并且第一外围电路可以是外围电路区域peri的至
少一部分。
47.可以将第二存储器区域与第一存储器区域包括在单个半导体芯片中以共享焊盘区域pad，该第二存储器区域包括具有多个第二存储器单元的第二存储器单元阵列以及控制第二存储器单元并且设置在第二存储器单元阵列下方的第二外围电路。
48.因此，锁定电路150a和150b可以分别地被定义为包括在相对应的存储器区域中。多个存储器区域可以基于从焊盘区域pad施加的外部电力、使用操作电压单独地执行操作。同时，锁定电路150a和150b可以在存储器区域的操作期间单独地确定是否锁定。稍后将描述根据示例实施例的锁定电路150a、150b的结构和操作。
49.图3是根据示例实施例的存储器设备的示意平面图。
50.图3示出的存储器设备10的平面图可以是自方向a的、图2a和图2b示出的存储器设备10a和10b的视图。施加到焊盘区域pad的外部电力电压可以通过在焊盘区域pad和外围电路区域peri中包括的电力布线施加到多个mat mat1、mat2、mat3和mat4。作为示例，在焊盘区域pad中包括的布线可以沿第一方向(y方向)延伸，并且在外围电路区域peri中包括的布线是与第一方向垂直的第二方向(x方向)。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，可以以各种方式设置施加有电力电压的布线。
51.如上所述，可以各自地放置用于确定是否锁定多个mat mat1、mat2、mat3、mat4的锁定电路110、120、130、140(例如150)。例如，锁定电路150可以设置在施加有外部电力的布线附近，以最小化可能影响电路的操作的噪声。例如，锁定电路150可以设置以下位置处：其中，从电力焊盘延伸到锁定电路150的每个线的长度基本上最短。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，锁定电路150可以设置在各种位置。
52.在根据示例实施例的存储器设备10中，施加到多个mat mat1、mat2、mat3和mat4的电压可以是从外部电源电压发生电压降落的操作电压。例如，外部电源电压可以减小第一电压降落的量以变为用于执行多个mat mat1、mat2、mat3和mat4的操作的操作电压。第一电压降落可以意味着直到通过焊盘区域pad和外围电路区域peri将外部电源电压施加到多个mat mat1、mat2、mat3和mat4为止的电压降落。
53.具有第一电压降落的操作电压可以被施加到多个mat mat1、mat2、mat3和mat4。多个mat mat1、mat2、mat3和mat4可以使用施加的操作电压单独地执行操作。例如，多个mat(mat1、mat2、mat3、mat4)的操作可以是读取、编程和擦除操作中的任何一个，并且多个mat(mat1、mat2、mat3、mat4)可以执行不同的操作。
54.在根据示例实施例的存储器设备10中，mat mat1、mat2、mat3和mat4的施加的操作电压可以包括：输入到选择的存储器单元的输入电压，输入到未选择的存储器单元的通过电压以及输入到串选择线、地选择线、公共源极线等的偏置电压。例如，根据多个mat mat1、mat2、mat3和mat4的操作，输入到选择的存储器单元的输入电压可以包括编程电压、读取电压等。
55.当多个mat mat1、mat2、mat3和mat4执行操作时，操作电压可能逐渐地降低。在操作期间电压降低的强度可以是与第二电压降落的幅度(magnitude)相对应的值。锁定电路150可以通过将锁定电压与在操作期间降低的操作电压进行比较来确定是否锁定多个mat mat1、mat2、mat3和mat4。锁定电压可以是预定电压值，该预定电压值是用于mat mat1、mat2、mat3和mat4的正常操作的参考。
56.然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，锁定电路150可以确定在第二电压降落期间以及在第一电压降落期间是否锁定。稍后将描述第一电压降落和第二电压降落的特性。
57.图4是示出根据示例实施例的存储器设备的每个mat的锁定操作的流程图。
58.参考图4，根据示例实施例的存储器设备可以执行每个mat的操作(s100)。mat的操作可以是读取操作、编程操作和擦除操作中的一个，并且每个mat可以执行不同的操作。同时，当每个mat执行操作时，由于发生外部电压降落，可能发生每个mat难以正常地执行操作的情形(s110)。
59.与每个mat相对应的锁定电路可以单独地确定是否关于s110锁定，并且允许外围电路区域执行锁定操作(s120)。然而，这仅是示例实施例，而本发明不限于此，并且即使在不发生外部电压降落时，锁定电路也可以操作以确定是否由于内部电压降落等而锁定。
60.锁定电路可以检测每个mat的操作电压(s121)，并且将检测到的操作电压与锁定电压进行比较(s123)。例如，随着对mat执行操作，检测到的操作电压可能连续地降低。锁定电路可以根据操作电压的电平来单独地生成锁定控制信号。在这种情况下，当操作电压低于锁定电压时，锁定电路可以激活锁定控制信号以使得外围电路区域执行锁定操作。另一方面，当操作电压大于锁定电压时，外围电路区域可以不执行锁定操作(s125)。
61.为了在外围电路区域中执行锁定操作，锁定电路可以激活与mat相对应的锁定控制信号(s127)。因此，与其中检测到激活的锁定控制信号的mat相对应的外围电路区域可以停止mat的操作。当相对应的mat的操作停止时，外围电路区域可以执行恢复以再次执行该操作(s129)。例如，通过执行恢复，已经执行的操作可以返回到初始状态，并且操作电压可以增加到其中可以正常地执行该操作的范围。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，执行锁定操作的主体(subject)和操作的过程可以不同。
62.当在s125中没有执行锁定操作时，以及当通过s127-s129的步骤执行了锁定操作并且完成了恢复时，每个mat可以再次执行该操作(s130)。同时，根据图4示出的示例实施例的存储器设备的操作s100至s130可以针对每个mat单独地执行。
63.图5a和图5b是示出根据示例实施例的、根据存储器设备的锁定操作的电压改变的图。
64.参考图5a，根据示例实施例的存储器设备可以接收外部电力电压evc，并且可以基于外部电力电压evc将操作电压vdd0施加到要用于存储器设备的操作的每个mat。存储器设备的操作开始之前的操作电压vdd0可以是通过从外部电力电压evc起将电压降低第一电压降落vd11、vd12、vd13、vd14(vd1)的量所获得的值。
65.例如，可以根据将每个锁定电路连接到接收外部电力的电力焊盘的电力布线的长度来确定第一电压降落vd1。例如，根据锁定电路的位置，电力布线的长度可以对应于连接电力焊盘和每个mat的电力布线的长度。然而，这仅是示例，而本发明不限于此，并且可以通过各种其他因素来确定第一电压降落vd1的幅度。
66.多个mat可以设置在距焊盘区域不同的距离处。因此，第一电压降落vd1的幅度可以在mat中的至少一些中不同，并且mat中的至少一些可以具有不同的操作电压vdd0。例如，在接近焊盘区域设置的第一mat中的第一电压降落vd11可以具有小于在相对地远离焊盘区域设置的第四mat中的第一电压降落vd14的值。
67.同时，当多个mat执行操作时，操作电压vdd0可以降低第二电压降落vd2(例如，vd21、vd22、vd23、vd24)。例如，可以基于由多个mat执行的操作来确定第二电压降落vd2。例如，与执行读取或擦除操作时相比，在执行编程操作时，可能发生更大的电压降落。然而，这仅是示例，并且本发明不限于此。
68.多个mat可以同时地执行不同的操作。例如，当第一mat执行读取操作时，第三mat可以执行编程操作。作为示例，当施加操作电压vdd0时，在对第一mat执行操作时降低的第二电压降落vd21的幅度可以小于在对第三mat执行操作时降低的第二电压降落vd23的幅度。
69.当多个mat完成其操作时，它们可以具有结束时间操作电压vdd1，该结束时间操作电压vdd1从第一操作电压vdd0起减小了第二电压降落vd2的量。换句话说，在操作期间，多个mat可以具有为vdd1或更大的且为vdd0或更低的电压。同时，当外部电力电压evc或操作电压vdd低于存储器设备的操作所需要的预定电压时，可能难以确保存储器设备的正常操作。因此，锁定电路可以确定是否锁定并且使得外围电路区域执行锁定操作，从而支持存储器设备的稳定操作。
70.锁定电路可以通过将操作电压vdd与锁定电压v
lo
进行比较来确定是否锁定。要比较的操作电压vdd可以是大于或等于vdd1且低于或等于vdd0的值。如上所述，操作电压vdd可以依赖于锁定电路的布置和对mat执行的操作而变化。在这种情况下，施加到多个mat中的至少一些的锁定电压可以是彼此不同的预定电压。可以根据对多个mat执行的操作来确定锁定电压。然而，这仅是示例实施例，并且本发明不限于此。根据示例实施例，锁定电压可以由mat的操作以外的因素确定，并且可以是相同的电压。
71.图5b可以是用于描述对在具有距焊盘区域的不同距离的任何两个mat中的要执行的操作和电压降落的比较的图。例如，两个mat可以分别地是第一mat和第二mat，并且第一mat可以是具有距焊盘区域相对地接近的距离并且可以执行编程操作的mat。另一方面，第二mat可以是具有距焊盘区域相对地远的距离并且可以执行读取操作的mat。
72.在根据示例实施例的存储器设备中，施加的外部电力电压evc可以下降不同幅度的第一电压降落，直到以操作电压vdd10和vdd20的形式将电压施加到第一mat和第二mat为止。例如，施加到远离焊盘区域设置的第二mat的电压的第一电压降落可以大于施加到第一mat的电压的第一电压降落，并且因此，施加到第一mat以执行操作的操作电压vdd10可以大于施加到第二mat的操作电压vdd20。
73.同时，关于由于第一mat和第二mat的操作而发生的第二电压降落，施加到执行编程操作的第一mat的电压的第二电压降落的幅度可以大于施加到执行读取操作的第二mat的电压的第二电压降落的幅度。因此，在操作完成之后施加到第一mat的操作电压vdd11可以小于在操作完成之后施加到第二mat的操作电压vdd21。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，第一mat的操作电压vdd10和vdd11以及第二mat的操作电压vdd20和vdd21的大小(size)可以与以上所述的那些不同。
74.与第一mat相对应的第一锁定电路可以通过将第一mat的操作电压vdd10和vdd11与第一锁定电压v
lo1
进行比较来确定是否锁定第一mat。同时，与第二mat相对应的第二锁定电路可以通过将第二mat的操作电压vdd20和vdd21与第二锁定电压v
lo2
进行比较来确定是否锁定第二mat。第一锁定电压v
lo1
和第二锁定电压v
lo2
可以是彼此不同的预定值。例如，与
执行编程操作的第一mat相对应的第一锁定电压v
lo1
可以小于与执行读取操作的第二mat相对应的第二锁定电压v
lo2
。然而，这仅是示例实施例，并且可以不被限制。
75.在根据示例实施例的存储器设备中，第一锁定电路可以将操作电压vdd10和vdd11与第一锁定电压v
lo1
进行比较，在第一mat中执行编程操作时操作电压从vdd10降低到vdd11。例如，第一mat的操作电压vdd10和vdd11可以不下降到第一锁定电压v
lo1
以下。在这种情况下，由第一锁定电路生成的锁定控制信号未被激活，并且第一mat可以继续正常地操作。
76.同时，第二锁定电路可以将操作电压vdd20和vdd21与第二锁定电压v
lo2
进行比较，在第二mat中执行读取操作时操作电压从vdd20降低到vdd21。例如，第二mat的操作电压vdd20和vdd21可以在操作期间下降到第二锁定电压v
lo2
以下。当第二mat的操作电压vdd20和vdd21下降到第二锁定电压v
lo2
以下时，可以激活由第二锁定电路生成的锁定控制信号。因此，外围电路区域可以停止第二mat的操作并且执行恢复，使得可以再次执行该操作。
77.图6是根据示例实施例的包括在存储器设备中的锁定电路的电路图。
78.参考图6，根据示例实施例的存储器设备中所包括的锁定电路600可以包括比较器610、反相器620、缓冲器630、可变电阻器640和固定电阻器650。然而，这仅是示例实施例，而本发明不限于此，并且如果需要，可以进一步包括诸如滤波器的设备。
79.如上所述，锁定电路600可以生成锁定信号并且检测操作电压是否已经下降到预定锁定电压v
lo
以下。当操作电压下降到预定锁定电压v
lo
以下时，每个锁定电路600可以选择性地激活所生成的锁定信号。
80.例如，在向mat施加操作电压的过程中，当由于各种原因引起的电压降落而导致操作电压下降到预定电平以下时，锁定电路600可以生成激活的锁定控制信号。包括在mat中的存储器单元可以通过激活的锁定控制信号停止执行的操作并且执行恢复。
81.另外，锁定电路600可以考虑到mat操作时的电压降落来确定是否锁定。锁定电路600可以将mat操作时减小的操作电压与锁定电压v
lo
进行比较。同时，锁定电路600可以包括用于根据相对应的mat的操作来调整操作电压的可变电阻器640。换句话说，考虑到电压降落的操作电压可以由锁定电路600中所包括的可变电阻器640来实现。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例可以以各种方式来实现。
82.包括在根据示例实施例的存储器设备中的锁定电路600可以应用于各种类型的半导体存储器设备和集成电路以及闪速存储器。锁定电路600不限于图2a和图2b示出的布置以及图6示出的电路配置，而是可以由执行类似操作的其他布置和/或电路配置形成。
83.图7和图8是示出根据示例实施例的存储器设备的锁定操作的示图。
84.参考图7，根据示例实施例，可以在存储器设备的多个mat mat1、mat2、mat3和mat4分别地执行分离的(separate)操作时执行锁定操作。例如，当在一个mat中检测到低于锁定电压的操作电压vdd时，与该mat相对应的外围电路区域仅停止该mat的操作，并且可以执行恢复。参考图7示出的图，该一个mat可以是第二mat mat2。
85.施加到根据示例实施例的存储器设备的外部电力电压evc可以在准备阶段通过第一电压降落、以操作电压vdd的形式施加到多个mat mat1、mat2、mat3和mat4。当多个mat mat1、mat2、mat3和mat4在操作阶段中执行操作时，施加的操作电压vdd可以下降第二电压降落。例如，可以根据多个mat mat1、mat2、mat3和mat4的操作来确定第二电压降落。
86.作为示例，在第二电压降落的电压降落期间，锁定电路600可以激活与第二mat mat2相对应的第二检测信号mat2_detect，在第二mat mat2中，操作电压vdd下降到锁定电压以下。例如，第二检测信号mat2_detect可以是第二锁定控制信号。响应于激活的第二检测信号mat2_detect，与第二mat mat2相对应的外围电路区域可以停止第二mat mat2的操作并且在恢复阶段执行恢复。在第二mat mat2的恢复期间，第二恢复信号mat2_recovery可以被激活。
87.同时，在第二检测信号mat2_detect被激活之后，在第二恢复信号mat2_recovery被激活之前可能花费预定时间。然而，图7示出的信号的形状仅是示例实施例，而本发明不限于此，并且根据示例实施例，预定时间可以不同。在该示例中，第一检测信号mat1_detect、第三检测信号mat3_detect和第四检测信号mat4_detect未被激活，因为关于其相应的第一mat mat1、第三mat mat3和第四mat mat4未检测到电压异常，并且因此，未激活第一恢复信号mat1_recovery、第三恢复信号mat3_recovery和第四恢复信号mat4_recovery。
88.参考图8，可以在根据示例实施例的存储器设备的多个mat mat1、mat2、mat3和mat4分别地执行分离的操作时执行锁定操作。例如，当在两个mat中的每个中检测到低于或等于锁定电压的操作电压vdd时，停止所检测到的两个mat的操作并且可以执行恢复。参考图8示出的图，两个mat可以是第一mat和第二mat。
89.在根据示例实施例的存储器设备中，多个mat mat1、mat2、mat3和mat4的操作可以类似于图7示出的存储器设备的操作。然而，与图7示出的存储器设备不同，当在两个mat中检测到低于锁定电压的操作电压vdd时，可以对每个mat单独地执行锁定操作。
90.例如，第二mat可以以与图7示出的存储器设备相同的方式执行锁定操作。同时，与此分离的，在第二电压降落期间，锁定电路600可以激活与第一mat mat1相对应的第一检测信号mat1_detect，在第一mat mat1中，操作电压vdd下降到低于锁定电压。例如，第一检测信号mat1_detect可以是第一锁定控制信号。响应于激活的第一检测信号mat1_detect，与第一mat mat1相对应的外围电路区域可以停止第一mat mat1的操作并且执行恢复。在第一mat mat1的恢复期间，第一恢复信号mat1_recovery可以被激活。
91.同时，由于第一mat mat1和第二mat mat2可以执行不同的操作，因此激活第一检测信号mat1_detect和第二检测信号mat2_detect的定时可以彼此不同。例如，第一mat mat1和第二mat mat2的操作电压vdd和锁定电压可以彼此不同。然而，这仅是示例实施例，而本发明不限于此，并且根据示例实施例，操作电压vdd和锁定电压中的至少一些可以相同。
92.图9是根据示例实施例的存储器设备的示意图。
93.参考图9，在图2a示出的存储器设备10a的配置中，根据示例实施例的存储器设备20可以进一步包括设置在焊盘区域pad中的全局锁定电路260。根据布置位置，可以将全局锁定电路260与对应于多个mat mat1、mat2、mat3和mat4的局部锁定电路210、220(例如250)相区分。例如，全局锁定电路260可以具有与局部锁定电路250相同的结构。
94.同时，当外围电路区域peri被定义为设置在焊盘区域pad下方时，全局锁定电路260可以设置在焊盘区域pad之下的外围电路区域peri中。然而，这仅是实施例，而本发明不限于此，并且根据示例实施例，全局锁定电路260可以设置在可以确定是否锁定多个mat(mat1、mat2、mat3、mat4)的各种位置处。
95.全局锁定电路260可以根据施加到外围电路区域peri的全局操作电压的电平来生成全局锁定控制信号。可以将全局锁定控制信号与由局部锁定电路250生成的局部锁定控制信号相区分。全局锁定电路260可以从所生成的全局锁定控制信号确定是否锁定mat mat1、mat2、mat3和mat4中的所有。
96.全局操作电压可以是通过接收外部电力电压用于操作全部多个mat mat1、mat2、mat3、mat4的存储器设备的操作电压。全局操作电压可以不同于多个mat中的每个的操作电压。例如，全局操作电压可以具有大于多个mat中的每个的操作电压的值。但是，这仅是示例并且可以不被限制。
97.例如，与全局锁定电路260中的全局操作电压相比的参考电压可以是全局锁定电压。全局锁定电压可以是用于多个mat mat1、mat2、mat3和mat4中的所有的正常操作的参考电压，并且可以具有与局部锁定电压不同的值。
98.当全局操作电压低于全局锁定电压时，全局锁定电路260可以激活全局锁定控制信号。当全局锁定控制信号被激活时，外围电路区域peri可以停止mat mat1、mat2、mat3和mat4中的所有的操作并且执行恢复。换句话说，当全局锁定控制信号被激活时，可以对mat mat1、mat2、mat3和mat4中的所有执行锁定操作，而不管局部锁定控制信号是否被激活。
99.另一方面，外围电路区域(peri)可以包括根据从全局锁定电路260生成的全局锁定控制信号执行mat(mat1、mat2、mat3、mat4)中的所有的锁定操作的电路。然而，这仅是实施例，而本发明不限于此，并且可以通过与多个mat(mat1、mat2、mat3、mat4)中的每个相对应的外围电路区域来执行全部多个mat(mat1、mat2、mat3、mat4)的锁定操作。其也可以由(peri)中包括的电路执行。
100.图10是根据示例实施例的存储器设备的示意平面图。
101.图10示出的存储器设备20的平面图可以是自方向a的、图9示出的存储器设备20的视图。施加了外部电力电压的布线以及局部锁定电路210、220、230和240(250)的布置可以类似于根据图3示出的示例实施例的存储器设备10。
102.参考图10，根据示例实施例的存储器设备20还可以包括在焊盘区域pad中所包括的全局锁定电路260。例如，全局锁定电路260可以设置在施加有外部电力的布线附近，以最小化可能影响电路的操作的噪声。例如，全局锁定电路260可以设置以下位置处：其中，从电力焊盘延伸到全局锁定电路260的布线的长度基本上最短。然而，本发明不限于此，并且根据示例实施例的存储器设备20的全局锁定电路260可以根据需要设置在各种位置。
103.在根据示例实施例的存储器设备20中，要与全局锁定电路260中的全局锁定电压进行比较的目标可以是全局操作电压。全局操作电压可以是下述电压：其中，从所施加的外部电力电压起以预定量实现电压降落。
104.如上所述，不同于与多个mat mat1、mat2、mat3和mat4中的每个相对应的局部锁定电路250，全局锁定电路260可以是与全部存储器设备相对应的电路。因此，不管多个mat(mat1、mat2、mat3、mat4)的操作如何，全局锁定电路260将外部电源电压和全局锁定电压进行比较，以确定是否锁定多个mat(mat1、mat2、mat3、mat4)中的所有。全局锁定电压可以是用于包括多个mat mat1、mat2、mat3和mat4的存储器设备20正常地操作的预定电压值。
105.全局锁定电路260与局部锁定电路250结合操作，使得当突然的掉电发生时，存储器设备20不需要单独地确定是否锁定多个mat(mat1、mat2、mat3、mat4)中的每个。因此，外
mat2相对应的第二检测信号mat2_detect，因此可以执行第二mat的锁定操作。
117.例如，通过激活的第二检测信号mat2_detect，与第二mat mat2相对应的外围电路区域可以停止第二mat mat2的操作并且执行恢复。在第二mat mat2的恢复期间，第二恢复信号mat2_recovery可以被激活。作为示例，当在根据示例实施例的存储器设备20中未激活全局检测信号glo_detect时，可以获得与根据图3示出的示例实施例的不包括全局锁定电路的存储器设备10的结果相同的结果。
118.参考图13，在根据示例实施例的存储器设备中，可以在激活与第二mat mat2相对应的第二检测信号mat2_detect时激活全局检测信号glo_detect。首先，类似于图12示出的存储器设备，响应于激活的第二检测信号mat2_detect，与第二mat mat2相对应的外围电路区域可以停止第二mat mat2的操作并且执行恢复。在第二mat mat2的恢复期间，第二恢复信号mat2_recovery可以被激活。
119.另一方面，因为随后激活全局检测信号glo_detect，外围电路区域可以停止操作并且可以执行所有mat mat1、mat2、mat3、mat4的恢复，而不管检测信号mat1_detect、mat2_detect、mat3_detect、mat4_detect是否被激活。在多个mat mat1、mat2、mat3和mat4的恢复期间，第一恢复信号mat1_recovery至第四恢复信号mat4_recovery可以被激活。因此，第二恢复信号mat2_recovery被激活的时间与剩余恢复信号mat1_recovery、mat3_recovery和mat4_recovery被激活的时间可以不同。
120.图14a至图14d是根据示例实施例的存储器设备的示意平面图。
121.参考图14a，在根据示例实施例的存储器设备30a中，多个mat mat1、mat2、mat3、mat4可以各自包括两个或更多个锁定电路350a和350a'。在这种情况下，锁定电路350a和350a'中的每个可以设置在mat mat1、mat2、mat3和mat4的不同位置处。例如，在图14a示出的存储器设备30a中，添加的锁定电路350a'可以远离焊盘区域pad并且接近被施加有操作电力的布线而设置。例如，添加的锁定电路350a'可以被设置在与其中设置有锁定电路350a的拐角相邻的拐角处。
122.可以依赖于mat mat1、mat2、mat3和mat4的位置以及锁定电路350a和350a'的位置来不同地检测mat mat1、mat2、mat3和mat4中的每个的操作电压。因此，通过根据从布置在mat(mat1、mat2、mat3、mat4)中的多个位置处的锁定电路350a、350a
′
输出的锁定信号确定是否锁定，防止不必要的锁定操作并且系统的操作可能是稳定的。
123.例如，可以根据从第一锁定电路310a和310a'输出的锁定信号来确定第一mat mat1是否被锁定，并且可以根据从锁定电路320a和320a'输出的锁定信号来确定第二mat mat2是否被锁定。同样地，可以根据从第三锁定电路330a和330a'输出的锁定信号来确定第三mat mat3是否被锁定，并且根据从锁定电路340a和340a'输出的锁定信号来确定第四mat mat4是否被锁定。
124.同时，多个mat mat1、mat2、mat3和mat4可以进一步包括与每个相对应的锁定控制器。然而，这仅是示例实施例，而本发明不限于此，并且锁定控制器可以设置在外围电路区域peri中。锁定控制器可以通过组合从锁定电路350a和350a'输入的锁定信号来确定是否锁定mat mat1、mat2、mat3和mat4中的每个。锁定控制器可以根据确定的结果选择性地激活锁定信号。
125.作为示例，锁定控制器可以包括与(and)门，以根据锁定信号的逻辑积确定是否锁
定。例如，仅当激活所有锁定信号时，才可能操作以锁定mat。然而，这仅是实施例，而本发明不限于此，并且锁定控制器可以以各种方式确定是否锁定。
126.另外，额外的锁定电路350a'的布置不限于此，并且根据实施例可以具有各种布置。参考图14b，在根据示例实施例的存储器设备30b中，可以将额外的锁定电路350b'远离焊盘区域pad并且远离被施加有操作电力的布线而设置。例如，添加的锁定电路350b'(例如310b'-340b')可以设置在与其中设置有锁定电路350b(例如310b-340b)的拐角不相邻的拐角处。
127.同时，参考图14c和图14d，根据示例实施例示出了用于防止不必要的锁定操作并且稳定地操作系统的额外的锁定电路350c'(例如310c'-340c')和350d'(例如310d'-340d')以及锁定电路350c(例如310c-340c)和350d(例如310d-340d)。
128.参考图10、图14c和图14d，根据示例实施例的存储器设备30c和30d包括锁定电路350c和350d以及额外的锁定电路350c'和350d'，并且可以进一步包括全局锁定电路360c和360d。然而，这些仅是示例，而本发明不限于此，并且可以根据存储芯片的性能来选择性地使用锁定电路。
129.图15是用于描述根据示例实施例的存储器设备具有芯片到芯片(c2c)结构的情况的图。
130.参考图15，存储器设备1000可以具有芯片到芯片(c2c)结构。在c2c结构中，在第一晶片(wafer)上制造包括单元区域(cell)的上芯片，并且在与第一晶片不同的第二晶片上制造包括外围电路区域(peri)的下芯片。上芯片和下芯片可以通过接合(bonding)方法彼此连接。例如，接合方法可以指下述方法：电连接在上芯片的最上金属层上形成的接合金属和在下芯片的最上金属层上形成的接合金属。例如，当接合金属由铜(cu)形成时，接合方法可以是cu-cu接合方法，并且接合金属还可以由铝或钨形成。
131.参考图2a，根据示例实施例的存储器设备10a中包括的存储器单元区域cell和外围电路区域peri可以通过接合方法彼此连接。作为示例，存储器设备10a的上芯片可以包括存储器单元区域cell，该存储器单元区域cell包括第一晶片和设置在其上的多个mat mat1、mat2、mat3、mat4，并且存储器设备10a的下芯片可以包括外围电路区域peri，该外围电路区域peri包括第二晶片和设置在其上的多个半导体元件。同时，可以在下芯片中包括的多个半导体器件的上方形成下接合金属，并且可以在上芯片的第一晶片上形成上接合金属。例如，下接合金属和上接合金属可以彼此电连接。因此，在下芯片中包括的多个半导体器件向在上芯片中包括的多个mat mat1、mat2、mat3和mat4施加操作电压。可以输入用于控制半导体器件的操作的信号。
132.根据示例实施例，锁定电路150a可以被包括在多个半导体器件当中。因此，可以控制在下芯片中包括的多个半导体器件以对在上芯片中包括的多个mat mat1、mat2、mat3和mat4执行锁定操作。然而，这仅是示例实施例，而本发明不限于此，并且如图2b所示，锁定电路150b可以设置在存储器单元区域cell的一侧上。在这种情况下，可以在存储器单元区域cell内直接地传送用于控制多个mat mat1、mat2、mat3和mat4的锁定操作的信号。
133.图15示出的存储器设备1000的外围电路区域peri和单元区域cell中的每个可以包括外部焊盘接合区域pa、字线接合区域wlba和位线接合区域blba。
134.外围电路区域peri包括第一基板1210、层间绝缘层1215、形成在第一基板1210上
的多个电路元件1220a、1220b、1220c、连接到每个的第一金属层1230a、1230b、1230c以及在第一金属层1230a、1230b、1230c上形成的第二金属层1240a、1240b、1240c。在一个实施例中，第一金属层1230a、1230b和1230c可以由具有相对地高的电阻的钨形成，并且第二金属层1240a、1240b和1240c可以由具有相对地低的电阻的铜形成。
135.在实施例中，仅示出和描述了第一金属层1230a、1230b和1230c以及第二金属层1240a、1240b和1240c，但是描述不限于此。形成在第二金属层1240a、1240b和1240c上的一个或多个金属层中的至少一些可以由与形成第二金属层1240a、1240b和1240c的铜相比具有更低的电阻的铝等形成。
136.层间绝缘层1215是用于覆盖多个电路元件1220a、1220b、1220c，第一金属层1230a、1230b、1230c和第二金属层1240a、1240b、1240c的第一基板以及设置在第一基板1210上，并且可以包括诸如氧化硅或氮化硅的绝缘材料。
137.下接合金属1271b和1272b可以形成在字线接合区域wlba的第二金属层1240b上。在字线接合区域wlba中，外围电路区域peri的下接合金属1271b和1272b可以与单元区域cell的上接合金属1371b和1372b通过接合方法彼此电连接。下接合金属1271b和1272b以及上接合金属1371b和1372b可以由铝、铜或钨形成。
138.单元区域cell可以提供至少一个存储器块。单元区域cell可以包括第二基板1310和公共源极线1320。在第二基板1310上，可以沿垂直于第二基板1310的顶表面的方向(z轴方向)堆叠多个字线1331-1338(即1330)。串选择线和地选择线可以设置在每个字线1330的上方和下方，并且多个字线1330可以设置在串选择线和地选择线之间。
139.在位线接合区域blba中，沟道结构ch在垂直于第二基板1310的上表面的方向上延伸，以穿透字线1330、串选择线和地选择线。沟道结构ch可以包括数据存储层、沟道层和掩埋绝缘层，并且沟道层可以电连接到第一金属层1350c和第二金属层1360c。例如，第一金属层1350c可以是位线接触，并且第二金属层1360c可以是位线。在一个实施例中，位线1360c可以沿平行于第二基板1310的顶表面的第一方向(y轴方向)延伸。
140.在图15示出的示例实施例中，其中设置有沟道结构ch和位线1360c的区域可以被定义为位线接合区域blba。位线1360c可以电连接到在位线接合区域blba的外围电路区域peri中提供页缓冲器1393的电路元件1220c。例如，位线1360c连接到外围电路区域peri中的上接合金属1371c和1372c，并且上接合金属1371c和1372c连接到页缓冲器1393的电路元件1220c以及下接合金属1271c和1272c。
141.在字线接合区域wlba中，字线1330可以在平行于第二基板1310的顶表面的第二方向(x轴方向)上延伸，并且连接至多个单元接触插塞(cell contact plug)1341-1347(即，1340)。字线1330和单元接触插塞1340可以通过焊盘而彼此连接，该焊盘是通过使字线1330中的至少一些沿第二方向x延伸至不同长度而提供的。第一金属层1350b和第二金属层1360b可以在连接到字线1330的单元接触插塞1340的顶部上顺序地连接。单元接触插塞1340是穿过字线接合区域wlba中的单元区域cell的上接合金属1371b和1372b以及外围电路区域peri的下接合金属1271b和1272b的外围电路。
142.单元接触插塞1340可以电连接到在外围电路区域peri中提供行解码器1394的电路元件1220b。在实施例中，提供行解码器1394的电路元件1220b的操作电压可以不同于提供页缓冲器1393的电路元件1220c的操作电压。例如，提供页缓冲器1393的电路元件1220c
的操作电压可以大于提供行解码器1394的电路元件1220b的操作电压。
143.公共源极线接触插塞1380可以设置在外部焊盘接合区域pa中。公共源极线接触插塞1380由诸如金属、金属化合物或多晶硅的导电材料形成，并且可以电连接至公共源极线1320。第一金属层1350a和第二金属层1360a可以顺序地堆叠在公共源极线接触插塞1380上。例如，其中设置有公共源极线接触插塞1380、第一金属层1350a和第二金属层1360a的区域可以被定义为外部焊盘接合区域pa。
144.同时，输入/输出焊盘1205和1305可以设置在外部焊盘接合区域pa中。参考图15，覆盖第一基板1210的下表面的下绝缘层1201可以形成在第一基板1210的下方，并且第一输入/输出焊盘1205可以形成在下绝缘层1201上。第一输入/输出焊盘1205通过第一输入/输出接触插塞1203连接到设置在外围电路区域peri中的多个电路元件1220a、1220b、1220c中的至少一个，并且下绝缘层1201可以与第一基板1210分离。另外，侧绝缘层设置在第一输入/输出接触插塞1203和第一基板1210之间，以将第一输入/输出接触插塞1203和第一基板1210电分离。
145.参考图15，可以在第二基板1310上形成覆盖第二基板1310的上表面的上绝缘层1301，并且可以在上绝缘层1301上形成第二输入/输出焊盘1305。第二输入/输出焊盘1305可以通过第二输入/输出接触插塞1303连接到设置在外围电路区域peri中的多个电路元件1220a、1220b和1220c中的至少一个。
146.根据实施例，第二基板1310和公共源极线1320可以不设置在其中设置有第二输入/输出接触插塞1303的区域中。另外，第二输入/输出焊盘1305可以在第三方向(z轴方向)上不与字线1330重叠。参考图15，第二输入/输出接触插塞1303在平行于第二基板1310的顶表面的方向上与第二基板1310分离，并且单元区域cell的层间绝缘层1215可以穿过并且连接到第二输入/输出焊盘1305。
147.根据实施例，可以选择性地形成第一输入/输出焊盘1205和第二输入/输出焊盘1305。例如，存储器设备1000仅包括设置在第一基板1210上的第一输入/输出焊盘1205或设置在第二基板1310上的第二输入/输出焊盘1305。替选地，存储器设备1000可以包括第一输入/输出焊盘1205和第二输入/输出焊盘1305两者。
148.在单元区域cell和外围电路区域peri中的每个中所包括的外部焊盘接合区域pa和位线接合区域blba中的每个中，最上金属层的金属图案作为虚设图案而存在，或者顶部金属层可以为空。
149.在外部焊盘接合区域pa中，存储器设备1000对应于形成在单元区域cell的最上金属层上的上金属图案1372a，并且单元区域cell形成在外围电路区域peri的最上金属层上。可以形成具有与上金属图案1372a相同的形状的下金属图案1273a。形成在外围电路区域peri的最上金属层上的下金属图案1273a可以不连接到外围电路区域peri中的分离的接触。类似地，结合在外部焊盘接合区域pa中形成在外围电路区域peri的最上金属层上的下金属图案，在单元区域的上金属层上形成外围电路区域peri的下金属图案。也可以形成具有相同形状的上金属图案。
150.下接合金属1271b和1272b可以形成在字线接合区域wlba的第二金属层1240b上。在字线接合区域wlba中，外围电路区域peri的下接合金属1271b和1272b可以与单元区域cell的上接合金属1371b和1372b通过接合方法彼此电连接。
151.另外，在位线接合区域blba中，单元区域cell的最上金属层对应于形成在外围电路区域peri的最上金属层上的下金属图案1252。可以形成具有与下金属图案1252相同的形状的上金属图案1392。可以不在形成在单元区域cell的最上金属层上的上金属图案1392上形成接触。
152.如上所述，根据示例实施例的存储器设备可以通过包括与每个mat相对应的锁定电路来确定是否在执行不同操作的每个mat中进行锁定。因此，可以操作其操作电压电平高于预定电压电平的mat，而其操作电压电平低于预定电压电平的mat可以停止操作并且执行恢复。详细地，可以通过在正常地操作的mat和需要恢复的mat之间进行区分来减少不必要的数据丢失。
153.如在本领域中传统的，可以就执行所描述的一个或多个功能的块而言来描述和示出实施例。这些块在本文中可以被称为单元或模块等，由模拟和/或数字电路(诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬接线电路等)物理地实现，以及可以可选地由固件和/或软件驱动。电路可以例如被具体化在一个或多个半导体芯片中，或者具体化在诸如印刷电路板等的基板支撑件上。可以通过专用硬件、或者通过处理器(例如，一个或多个编程的微处理器和相关联的电路系统)、或者通过执行块的某些功能的专用硬件与执行块的其他功能的处理器的组合来实现构成块的电路。在不脱离本公开的范围的情况下，实施例的每个块可以物理地被分离为两个或更多个交互的和离散的块。同样地，在不脱离本公开的范围的情况下，实施例的块可以物理地组合为更复杂的块。实施例的方面可以通过存储在非暂时性存储介质内并且由处理器执行的指令来实现。
154.尽管上面已经示出和描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和变化。

技术特征：

1.一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及控制第一存储器单元并且设置在所述第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及控制第二存储器单元并且设置在所述第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域，其中：所述第一存储器区域包括第一局部锁定电路，所述第一局部锁定电路确定在所述第一存储器区域的操作期间是否进行锁定，所述第二存储器区域包括第二局部锁定电路，所述第二局部锁定电路确定在所述第二存储器区域的操作期间是否与所述第一存储器区域分离地进行锁定，所述第一存储器区域和所述第二存储器区域被包括在单个半导体芯片中以共享所述焊盘区域，以及当所述第一存储器区域执行第一操作时，所述第二存储器区域执行第二操作，并且所述第一操作和所述第二操作中的每个是编程操作、读取操作或擦除操作。2.根据权利要求1所述的存储器设备，其中：所述第一局部锁定电路生成第一锁定控制信号，当所述第一锁定控制信号被激活时，所述第一外围电路停止所述第一存储器区域的所述第一操作并且执行所述第一存储器区域的恢复，所述第二局部锁定电路单独地生成第二锁定控制信号，以及当所述第二锁定控制信号被激活时，所述第二外围电路停止所述第二存储器区域的所述第二操作并且执行所述第二存储器区域的恢复。3.根据权利要求2所述的存储器设备，其中：当在所述第一存储器区域的所述第一操作期间，所述第一存储器区域的第一操作电压低于锁定电压时，所述第一局部锁定电路激活所述第一锁定控制信号，以及当在所述第二存储器区域的所述第二操作期间，所述第二存储器区域的第二操作电压低于锁定电压时，所述第二局部锁定电路激活所述第二锁定控制信号。4.根据权利要求3所述的存储器设备，其中，根据在所述第一存储器区域和所述第二存储器区域中执行的操作分别地确定在所述第一存储器区域的所述第一操作期间的锁定电压和在所述第二存储器区域的所述第二操作期间的锁定电压。5.根据权利要求1所述的存储器设备，其中，所述第一存储器区域以第一操作电压操作，并且所述第二存储器区域以与所述第一操作电压不同的第二操作电压操作。6.根据权利要求5所述的存储器设备，其中：依赖于连接接收外部电力的电力焊盘和所述第一存储器区域的第一电力布线的长度来确定所述第一操作电压，依赖于连接所述电力焊盘和所述第二存储器区域的第二电力布线的长度来确定所述第二操作电压，以及所述第一电力布线的长度短于所述第二电力布线的长度。7.根据权利要求1所述的存储器设备，其中，在执行所述第一操作的所述第一存储器区域中发生的电压降落的幅度与在执行所述第二操作的所述第二存储器区域中发生的电压
降落的幅度不同。8.根据权利要求7所述的存储器设备，其中，所述第一局部锁定电路和所述第二局部锁定电路中的每个包括可变电阻器，所述可变电阻器被配置为依赖于所述第一存储器区域和所述第二存储器区域的操作来调整操作电压。9.根据权利要求1所述的存储器设备，其中，所述第一局部锁定电路和所述第二局部锁定电路设置在下述位置中：在该位置，从电力焊盘延伸至所述第一局部锁定电路和所述第二局部锁定电路的布线中的每个的长度最短。10.根据权利要求1所述的存储器设备，进一步包括：设置在所述焊盘区域中的全局锁定电路，其中所述全局锁定电路确定是否锁定所述第一存储器区域和所述第二存储器区域两者。11.根据权利要求10所述的存储器设备，其中，所述全局锁定电路根据全局操作电压的电平来生成全局锁定控制信号。12.根据权利要求11所述的存储器设备，其中，所述全局操作电压与所述第一存储器区域的操作电压和所述第二存储器区域的操作电压不同。13.根据权利要求11所述的存储器设备，其中，当所述全局操作电压低于全局锁定电压时，所述全局锁定电路激活所述全局锁定控制信号。14.根据权利要求13所述的存储器设备，其中，当未激活所述全局锁定控制信号并且激活与所述第一存储器区域或所述第二存储器区域相对应的锁定控制信号时，所述第一外围电路或所述第二外围电路停止与被激活的锁定控制信号相对应的存储器区域的操作，并且执行该存储器区域的恢复。15.根据权利要求13所述的存储器设备，其中，当激活所述全局锁定控制信号时，所述第一外围电路和所述第二外围电路停止所述第一存储器区域和所述第二存储器区域的操作，并且执行所述第一存储器区域和所述第二存储器区域中的每个的恢复。16.一种存储器设备，包括：包括多个存储器阵列瓦片mat的存储器单元区域，每个存储器阵列瓦片包括多个存储器单元；设置在所述存储器单元区域下方的外围电路区域；以及设置在所述存储器单元区域的侧表面上并且包括电力布线的焊盘区域，其中：所述多个mat通过基于外部电力施加的操作电压来单独地执行操作，当在所述多个mat的操作期间所述操作电压低于锁定电压时，所述外围电路区域单独地停止所述操作并且执行恢复，以及所述存储器单元区域包括具有彼此不同的操作电压和锁定电压的至少两个mat。17.一种存储器设备，包括：包括第一金属焊盘的存储器单元区域；包括第二金属焊盘的外围电路区域；设置在所述存储器单元区域的侧表面上并且包括将外部电力施加到所述外围电路区域的布线的焊盘区域；包括在所述存储器单元区域中并且各自包括多个存储器单元的多个存储器阵列瓦片mat；以及
分别地设置在所述多个mat中或在所述多个mat下方的所述外围电路区域中的锁定电路，其中：所述外围电路区域通过所述第一金属焊盘和所述第二金属焊盘垂直地连接到所述存储器单元区域，并且基于从所述焊盘区域施加的所述外部电力向所述多个mat施加操作电压，所述多个mat通过所述操作电压单独地操作，以及所述锁定电路单独地确定是否锁定所述多个mat。18.根据权利要求17所述的存储器设备，其中，所述第一金属焊盘和所述第二金属焊盘由铜形成。19.根据权利要求17所述的存储器设备，其中，所述第一金属焊盘和所述第二金属焊盘以接合方式连接。20.根据权利要求17所述的存储器设备，其中，所述存储器单元区域设置在第一晶片上，并且所述外围电路区域设置在第二晶片上。

技术总结

一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及设置在第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及设置在第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域。第一存储器区域和第二存储器区域分别地包括分离地确定是否锁定存储器区域中的每个的第一局部锁定电路和第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。因此，在存储器设备中，通过选择性地仅停止需要恢复的存储器区域的操作可以减少不必需要的数据丢失。不必需要的数据丢失。不必需要的数据丢失。