一种显示面板和显示装置的制作方法

阅读：评论：0

1.本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术：

2.显示面板中，设置在非显示区的驱动电路是不可或缺的电路结构，用于实现显示面板的显示、触控等功能。
3.驱动电路通常由级联的多级移位寄存器构成，驱动芯片通过信号线给驱动电路中每级移位寄存器提供驱动信号以使驱动电路正常运转。
4.然而，现有显示面板中信号线的传输功耗较高，导致驱动电路中不同位置的移位寄存器接收到的信号延迟差异大，影响显示效果。

技术实现要素：

5.本发明提供了一种显示面板和显示装置，以解决驱动电路中不同位置的移位寄存器接收到的信号延迟差异大的问题。
6.根据本发明的一方面，提供了一种显示面板，包括：
7.第一驱动电路，所述第一驱动电路包括级联的多级第一移位寄存器，所述第一移位寄存器包括第一信号输入端；
8.第一控制电路，所述第一控制电路包括多个信号控制单元，所述信号控制单元的输出端连接至少一级所述第一移位寄存器的第一信号输入端；
9.第一信号线，所述第一信号线连接所述信号控制单元的输入端；
10.所述多个信号控制单元分时开启。
11.根据本发明的另一方面，提供了一种显示装置，包括如上所述的显示面板。
12.本发明中，第一控制电路电连接第一驱动电路和第一信号线，第一驱动电路包括级联的多级第一移位寄存器，第一控制电路包括多个信号控制单元，信号控制单元连接在第一信号线和第一移位寄存器之间，信号控制单元接收第一信号线提供的第一信号并在开启时将第一信号传输至第一移位寄存器。本发明中，多个信号控制单元分时开启，使多个信号控制单元分时将第一信号传输至不同位置的第一移位寄存器，则可以调节第一信号线在不同位置的loading差异，以此降低不同级第一移位寄存器接收到第一信号的延迟差异，可使不同级第一移位寄存器接收到第一信号的延迟趋于一致，进而降低第一信号线loading对显示的影响同时还降低功耗，提升显示效果。
13.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
14.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于
本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1是本发明实施例提供的一种显示面板的示意图；
16.图2是本发明实施例提供的另一种显示面板的示意图；
17.图3是本发明实施例提供的又一种显示面板的示意图；
18.图4是本发明实施例提供的又一种显示面板的示意图；
19.图5是本发明实施例提供的又一种显示面板的示意图；
20.图6是本发明实施例提供的又一种显示面板的示意图；
21.图7是本发明实施例提供的又一种显示面板的示意图；
22.图8是本发明实施例提供的又一种显示面板的示意图；
23.图9是本发明实施例提供的一种像素单元的示意图；
24.图10是本发明实施例提供的一种显示装置的示意图。
具体实施方式
25.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
26.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
27.图1是本发明实施例提供的一种显示面板的示意图，图2是本发明实施例提供的另一种显示面板的示意图。本实施例可适用于任意一种显示面板类型，如有机发光显示面板、micro led显示面板、量子点显示面板等，不限于此。如图所示，该显示面板包括：第一驱动电路11，第一驱动电路11包括级联的多级第一移位寄存器12，第一移位寄存器12包括第一信号输入端in；第一控制电路13，第一控制电路13包括多个信号控制单元14，信号控制单元14的输出端连接至少一级第一移位寄存器12的第一信号输入端in；第一信号线15，第一信号线15连接信号控制单元14的输入端；多个信号控制单元14分时开启。
28.本实施例中，显示面板包括显示区16和非显示区17。显示区16包括像素单元18。非显示区17包括驱动像素单元18进行显示的电路结构，如第一驱动电路11、第一控制电路13和第一信号线15均位于非显示区17，但非显示区17的电路结构不限于此。
29.第一驱动电路11用于驱动像素单元18进行显示。具体的，第一驱动电路11包括级联的多级第一移位寄存器12，第一移位寄存器12包括第一信号输出端，一级第一移位寄存器12通过第一信号输出端与一行或多行像素单元18电连接，第一移位寄存器12通过第一信
号输出端为电连接的像素单元18提供第一驱动信号。如图2所示，可选一级第一移位寄存器12与一行像素单元18对应设置，则该第一移位寄存器12的第一信号输出端电连接对应一行像素单元18并给像素单元18提供第一驱动信号。但在其他实施例中，还可选一级第一移位寄存器与相邻的多行像素单元对应设置，则一级第一移位寄存器的第一信号输出端电连接对应多行像素单元。第一驱动电路11可以是任意一种驱动像素单元18进行显示的电路，如第一驱动电路11可以是栅极驱动电路，则第一移位寄存器12通过第一信号输出端为电连接的像素单元18提供扫描驱动信号。在其他实施例中，还可选第一驱动电路为发光控制电路，则第一移位寄存器通过第一信号输出端为像素单元提供发光控制信号等，第一驱动电路的结构或功能不限于此。
30.第一移位寄存器12还包括第一信号输入端in，第一移位寄存器12通过第一信号输入端in接收外部输入的信号。第一驱动电路11包括级联的x级第一移位寄存器12，x取值大于或等于2的正整数，首级即第1级第一移位寄存器的第一信号输入端标记为in1，第2级第一移位寄存器的第一信号输入端标记为in2，第3级第一移位寄存器的第一信号输入端标记为in3，依次类推，末级即第x级第一移位寄存器的第一信号输入端标记为inx，第一驱动电路11按照第1级至第x级第一移位寄存器12的顺序移位驱动像素单元18。
31.像素单元18的工作需要由多种驱动信号驱动，每种驱动信号需要通过驱动电路来产生并提供给像素单元18，本实施例中，第一驱动电路11即是用于产生驱动像素单元18工作的第一驱动信号，第一驱动电路11中每级第一移位寄存器12产生第一驱动信号并提供给相应的像素单元18。而驱动电路正常运转也是需要许多信号来驱动的，具体的，非显示区17包括驱动芯片19，驱动芯片19用于提供许多信号给第一驱动电路11以使第一驱动电路11正常运转。
32.显示面板的非显示区17包括第一信号线15，驱动芯片19与第一信号线15电连接，驱动芯片19通过第一信号线15给每级第一移位寄存器12的第一信号输入端in提供第一信号，使第一移位寄存器12工作。可选第一信号为驱动芯片19输出的时序信号，驱动芯片19通过第一信号线15给每级第一移位寄存器12提供该时序信号，以使级联的多级第一移位寄存器12工作并产生第一驱动信号给像素单元18。可以理解，驱动芯片19电连接的信号线包括但不限于第一信号线15；驱动芯片19提供给第一信号线15的第一信号也可以是其他类型信号，并不限于时序信号，在此不具体赘述。
33.第一信号线15上传输第一信号时会存在负载(loading)，loading会造成信号延迟，loading越大信号延迟越大，loading越小信号延迟越小。第一信号线15包括主线20和支线21，则第一信号线15上传输第一信号的loading也可以分为两部分，一部分是第一信号线15的主线20产生的loading，另一部分是第一信号线15的支线21产生的loading，支线21是指从主线20连接到第一驱动电路11中晶体管的栅极或源漏极的走线，主线20的loading占第一信号线15的总loading的比重较小，支线21的loading占第一信号线15的总loading的比重较大。
34.通常情况下，驱动芯片19位于显示面板的底部，第一驱动电路11中沿第1级至第x级第一移位寄存器12的方向上，第一移位寄存器12与驱动芯片19的间距从大到小变化，即驱动芯片19靠近第一驱动电路11的末级第一移位寄存器12，且驱动芯片19远离第一驱动电路11的首级第一移位寄存器12，则靠近驱动芯片19的第一移位寄存器12受到的第一信号线
15的loading相对较小，远离驱动芯片19的第一移位寄存器12受到的第一信号线15的loading相对较大。具体的，对于主线20的loading，其占第一信号线15的总loading的比重很小，因此不同级第一移位寄存器12受到主线20的loading的差异不大。而对于支线21的loading，其占第一信号线15的总loading的比重很大，因此不同级第一移位寄存器12受到支线21的loading的差异会较大，尤其是首级和末级第一移位寄存器12受到支线21的loading的差异最大。由此可知，驱动芯片19通过第一信号线15传输第一信号时，受第一信号线15的loading影响，不同级第一移位寄存器12接收的第一信号会有不同的延迟，其中，位置靠近驱动芯片19的第一移位寄存器12接收到第一信号的延迟相对较小，位置远离驱动芯片19的第一移位寄存器12接收到第一信号的延迟相对较大。不同级第一移位寄存器12接收到的第一信号会有不同的延迟，影响不同级第一移位寄存器12的第一驱动信号的移位输出，进而影响不同行像素单元18的显示，最终影响显示效果。
35.基于此，显示面板中设置第一控制电路13，第一控制电路13设置在第一信号线15与第一驱动电路11之间，第一控制电路13分别电连接第一信号线15与第一驱动电路11，第一控制电路13用于控制第一信号传输至每级第一移位寄存器12，以此减小不同级第一移位寄存器12接收到第一信号的延迟差异，提升显示效果。
36.具体的，第一控制电路13包括多个信号控制单元14，信号控制单元14包括输入端和输出端，信号控制单元14的输入端电连接第一信号线15，信号控制单元14的输出端电连接至少一级第一移位寄存器12的第一信号输入端in，信号控制单元14的工作状态包括开启或关断，信号控制单元14用于接收第一信号线15提供的第一信号并在开启时将第一信号传输给第一移位寄存器12。如图1所示，可选一个信号控制单元14与一级第一移位寄存器12对应设置，则该信号控制单元14的输出端电连接对应1级第一移位寄存器12的第一信号输入端in。第一移位寄存器12在信号控制单元14提供的第一信号的驱动下，产生第一驱动信号并提供给像素单元18。
37.在其他实施例中，还可选信号控制单元的输出端连接级联的至少两级第一移位寄存器的第一信号输入端。图3是本发明实施例提供的又一种显示面板的示意图，如图3所示，第一控制电路13中存在至少一个信号控制单元14，其与级联的至少2级第一移位寄存器12对应设置，则一个信号控制单元14的输出端电连接对应的多级第一移位寄存器12的第一信号输入端in，并给第一移位寄存器12提供第一信号。位置间隔较远的首级和末级第一移位寄存器12受到第一信号线15的loading的差异最大，但实际上级联的2级第一移位寄存器12相对于驱动芯片19的位置差异较小，那么可以认为级联的2级第一移位寄存器12受到第一信号线15的loading的差异并不大。基于此，设计一个信号控制单元14对应连接级联的至少2级第一移位寄存器12，可以减少第一控制电路13中信号控制单元14的数量，实现窄边框，还可以降低不同位置的第一移位寄存器12接收到的第一信号的延迟差异，提升显示效果，尤其是可以提高低灰阶时显示面板纵向的亮度均一性，降低移位寄存器的功耗。
38.多个信号控制单元14分时开启。驱动芯片19与第一控制电路13电连接，用于控制第一控制电路13中每个信号控制单元14的工作状态。信号控制单元14开启时，与其电连接的第一移位寄存器12接收到第一信号线15提供的第一信号；信号控制单元14关断时，与其电连接的第一移位寄存器12未接收到第一信号。基于此，驱动芯片19控制第一控制电路13中多个信号控制单元14分时开启，可以调节第一信号线15在不同位置的loading差异，使不
同位置的第一移位寄存器12接收到第一信号的时间不同，以此降低不同级第一移位寄存器12接收到第一信号的延迟差异，使不同级第一移位寄存器12接收到第一信号的延迟趋于一致，如此可以降低第一信号线loading对显示的影响，还能够降低功耗。
39.本发明中，第一控制电路电连接第一驱动电路和第一信号线，第一驱动电路包括级联的多级第一移位寄存器，第一控制电路包括多个信号控制单元，信号控制单元连接在第一信号线和第一移位寄存器之间，信号控制单元接收第一信号线提供的第一信号并在开启时将第一信号传输至第一移位寄存器。本发明中，多个信号控制单元分时开启，使多个信号控制单元分时将第一信号传输至不同位置的第一移位寄存器，则可以调节第一信号线在不同位置的loading差异，以此降低不同级第一移位寄存器接收到第一信号的延迟差异，可使不同级第一移位寄存器接收到第一信号的延迟趋于一致，进而降低第一信号线loading对显示的影响同时还降低功耗，提升显示效果。
40.可选对于连接不同信号控制单元的两级第一移位寄存器，其中，上级第一移位寄存器连接的信号控制单元的开启时刻早于下级第一移位寄存器连接的信号控制单元的开启时刻。
41.参考图1所示，驱动芯片19位于显示面板的底部，即驱动芯片19靠近第一驱动电路11的末级第一移位寄存器12，且远离首级第一移位寄存器12，靠近驱动芯片19的第一移位寄存器12受到的第一信号线15的loading相对较小，远离驱动芯片19的第一移位寄存器12受到的第一信号线15的loading相对较大。第一驱动电路11按照从第1级至第x级第一移位寄存器12的顺序移位驱动，那么对于任意2级第一移位寄存器12，其中上级第一移位寄存器12的位置相对远离驱动芯片19，下级第一移位寄存器12的位置相对靠近驱动芯片19，因此上级第一移位寄存器12受到的第一信号线15的loading影响相对较大，下级第一移位寄存器12受到的第一信号线15的loading影响相对较小。基于此，对于任意2级第一移位寄存器12，上级第一移位寄存器12接收到第一信号线15提供的第一信号的时间早于下级第一移位寄存器12接收到第一信号的时间，可以减小两者的loading差异，使不同级第一移位寄存器接收到第一信号的延迟趋于一致。
42.对于连接不同信号控制单元14的两级第一移位寄存器12，以第1级第一移位寄存器12和第3级第一移位寄存器12为例，第1级第一移位寄存器12的第一信号输入端in1和第3级第一移位寄存器的第一信号输入端in3连接不同的信号控制单元14。对于第1级第一移位寄存器12和第3级第一移位寄存器12，位于上级的第1级第一移位寄存器12连接的信号控制单元14的开启时刻早于位于下级的第3级第一移位寄存器12连接的信号控制单元14的开启时刻，可以减小位于不同位置的第1级第一移位寄存器12和第3级第一移位寄存器12的loading差异，以此降低不同级第一移位寄存器12接收到第一信号的延迟差异，可使不同级第一移位寄存器12接收到第一信号的延迟趋于一致，进而降低第一信号线15的loading对显示的影响同时还降低功耗，提升显示效果。
43.可以理解，如图3所示，第1级第一移位寄存器12和第2级第一移位寄存器12在显示面板中的位置非常接近，所以两者的loading差异几乎相同，基于此两者可以连接同一信号控制单元14，则该信号控制单元14开启时，第1级第一移位寄存器12和第2级第一移位寄存器12同时接收到第一信号，两者接收到第一信号的延迟相同。第1级第一移位寄存器12和第5级第一移位寄存器12在显示面板中的位置存在一定间距，所以两者的loading存在一些差
异，基于此两者可以连接不同的2个信号控制单元14，该不同的2个信号控制单元14分时开启，使第1级第一移位寄存器12和第5级第一移位寄存器12分时接收到第一信号，降低两者接收到第一信号的延迟差异。
44.可选信号控制单元包括第一开关，第一开关连接在第一信号线和第一移位寄存器的第一信号输入端之间。可选第一开关包括第一晶体管；或者，第一开关包括反相器和第二晶体管。可选第一晶体管为nmos或pmos；第二晶体管为nmos或pmos。
45.图4是本发明实施例提供的又一种显示面板的示意图，如图4所示，信号控制单元14包括第一开关，第一开关连接在第一信号线15和第一移位寄存器12的第一信号输入端in之间，第一开关包括第一晶体管m1，可选第一晶体管m1为nmos。
46.本实施例中，信号控制单元14包括第一晶体管m1，第一晶体管m1的输入端连接第一信号线15，第一晶体管m1的输出端连接第一移位寄存器12的第一信号输入端in，第一晶体管m1的控制端连接信号控制端ct。可选第1个信号控制单元14的第一晶体管m1的控制端连接信号控制端ct1，第2个信号控制单元14的第一晶体管m1的控制端连接信号控制端ct2，第3个信号控制单元14的第一晶体管m1的控制端连接信号控制端ct3，以此类推。可以理解，驱动芯片19驱动第一控制电路13控制每个第一晶体管m1的开关状态，尤其是驱动芯片19可以驱动第一控制电路13以独立控制每个第一晶体管m1的开关状态。具体的，驱动芯片19驱动第一控制电路13给不同的信号控制端ct1、ct2、ct3、
…
分时提供有效驱动信号，使不同信号控制单元14的第一晶体管m1分时开启，则可以调节第一信号线15在不同位置的loading差异，使不同位置的第一移位寄存器12接收到第一信号的时间不同。
47.可选第一晶体管m1为nmos，则驱动芯片19驱动第一控制电路13给第一晶体管m1的控制端提供高电平信号可使第一晶体管m1开启，驱动芯片19驱动第一控制电路13给第一晶体管m1的控制端提供低电平信号可使第一晶体管m1关断。在其他实施例中，还可选第一晶体管为pmos；驱动芯片驱动第一控制电路给第一晶体管的控制端提供低电平信号可使第一晶体管开启，驱动芯片驱动第一控制电路给第一晶体管的控制端提供高电平信号可使第一晶体管关断。
48.驱动芯片19控制第一控制电路13中多个第一晶体管m1分时开启，则可以调节第一信号线15在不同位置的loading差异，使不同位置第一移位寄存器12接收到第一信号的时间不同。例如，上级第一移位寄存器12连接的第一晶体管m1的开启时刻早于下级第一移位寄存器12连接的第一晶体管m1的开启时刻，可以降低不同位置的第一移位寄存器12接收到第一信号的延迟差异，使不同级第一移位寄存器12接收到第一信号的延迟趋于一致，如此可以降低第一信号线loading对显示的影响，还能够降低功耗。
49.图5是本发明实施例提供的又一种显示面板的示意图，如图5所示，信号控制单元14包括第一开关，第一开关连接在第一信号线15和第一移位寄存器12的第一信号输入端in之间。可选第一开关包括反相器22和第二晶体管m2。可选第二晶体管为pmos。
50.本实施例中，信号控制单元14包括反相器22和第二晶体管m2，第二晶体管m2的输入端连接第一信号线15，第二晶体管m2的输出端连接第一移位寄存器12的第一信号输入端in，第二晶体管m2的控制端通过反相器22连接信号控制端ct。反相器22接收信号控制端ct提供的信号并对其进行高低电平翻转，然后，反相器22的输出信号控制第二晶体管m2开启或关断。可选第1个信号控制单元14的反相器22的输入端连接信号控制端ct1，第2个信号控
制单元14的反相器22的输入端连接信号控制端ct2，第3个信号控制单元14的反相器22的输入端连接信号控制端ct3，以此类推。可以理解，驱动芯片19驱动第一控制电路13控制每个信号控制单元14的开关状态，尤其是驱动芯片19可以驱动第一控制电路13以独立控制每个信号控制单元14的开关状态。具体的，驱动芯片19驱动第一控制电路13给不同的信号控制端ct1、ct2、ct3、
…
分时提供有效驱动信号，使不同信号控制单元14的第二晶体管m2分时开启，则可以调节第一信号线15在不同位置的loading差异，使不同位置的第一移位寄存器12接收到第一信号的时间不同。
51.可选第二晶体管m2为pmos，则驱动芯片19驱动第一控制电路13给反相器22的输入端提供高电平信号可使第二晶体管m2开启，驱动芯片19驱动第一控制电路13给反相器22的输入端提供低电平信号可使第二晶体管m2关断。在其他实施例中，还可选第二晶体管为nmos；驱动芯片驱动第一控制电路给反相器的输入端提供低电平信号可使第二晶体管开启，驱动芯片驱动第一控制电路给反相器的输入端提供高电平信号可使第二晶体管关断。
52.驱动芯片19控制第一控制电路13中多个信号控制单元14分时开启，则可以调节第一信号线15在不同位置的loading差异，使不同位置第一移位寄存器12接收到第一信号的时间不同。例如，上级第一移位寄存器12连接的信号控制单元14的开启时刻早于下级第一移位寄存器12连接的信号控制单元14的开启时刻，可以降低不同位置的第一移位寄存器12接收到第一信号的延迟差异，使不同级第一移位寄存器12接收到第一信号的延迟趋于一致，如此可以降低第一信号线loading对显示的影响，还能够降低功耗。
53.可选第一移位寄存器包括储能电容；第一移位寄存器用于在信号控制单元开启时，在第一信号线的驱动下进行输出，还用于在信号控制单元关断时，在储能电容的驱动下进行输出。
54.在信号控制单元开启时，第一信号线与第一移位寄存器的传输路径导通，第一信号线的第一信号通过信号控制单元传输至第一移位寄存器，则第一移位寄存器在第一信号线的驱动下进行输出，同时，第一信号线还给第一移位寄存器中储能电容充电。在信号控制单元关断时，第一信号线与第一移位寄存器的传输路径断开，此时第一移位寄存器在其中储能电容的驱动下进行输出。保证了第一移位寄存器的正常运转。本领域技术人员可以根据第一移位寄存器的工作需求合理设计储能电容的容量大小，在此不具体说明。
55.图6是本发明实施例提供的又一种显示面板的示意图，如图6所示，可选第一控制电路13还包括：第二驱动电路23，第二驱动电路23包括级联的多级第二移位寄存器24，第二移位寄存器24包括第二信号输出端out；信号控制单元14的控制端连接一级第二移位寄存器24的第二信号输出端out，第二移位寄存器24用于控制信号控制单元14开启或关断。
56.本实施例中，第一控制电路13还包括第二驱动电路23，第二驱动电路23包括级联的多级第二移位寄存器24，驱动芯片19与第二驱动电路23电连接，用于控制第二驱动电路23中级联的多级第二移位寄存器24按照级联顺序移位驱动，在此不示出驱动芯片19与第二驱动电路23的连接关系。第二移位寄存器24包括第二信号输出端out，按照级联的多级第二移位寄存器24的级联顺序，第1级第二移位寄存器24的第二信号输出端标记为out1，第2级第二移位寄存器24的第二信号输出端标记为out2，第3级第二移位寄存器24的第二信号输出端标记为out3，以此类推。可选驱动芯片19位于显示面板的底部，第二驱动电路23中沿第1级至末级第二移位寄存器24的方向上，第二移位寄存器24与驱动芯片19的间距从大到小
变化；以及第一驱动电路11中沿第1级至第x级第一移位寄存器12的方向上，第一移位寄存器12与驱动芯片19的间距从大到小变化。
57.信号控制单元14的控制端连接一级第二移位寄存器24的第二信号输出端out，即第二移位寄存器24的第二信号输出端out复用为信号控制端ct，第二移位寄存器24的第二信号输出端out输出的第二驱动信号可用于控制连接的信号控制单元14开启或关断。级联的多级第二移位寄存器24可以控制多个信号控制单元14分时开启。
58.参考图6所示，可选第一控制电路13中，第二移位寄存器24的级数大于或等于信号控制单元14的数量。可选与多个信号控制单元14连接的多级第二移位寄存器24中，该多级第二移位寄存器24级联连接。
59.本实施例中，第二移位寄存器24的级数可以大于信号控制单元14的数量，则可以从第二驱动电路23中选取出级联的一部分第二移位寄存器24，该级联的一部分第二移位寄存器24可以与多个信号控制单元14分别对应并连接，选取出的第二移位寄存器24的第二信号输出端out复用为信号控制端ct，用于控制对应的信号控制单元14开启或关断。第二移位寄存器24的级数可以等于信号控制单元14的数量，则第二驱动电路23中全部第二移位寄存器24与多个信号控制单元14分别对应并连接，每个第二移位寄存器24的第二信号输出端out复用为信号控制端ct，用于控制对应的信号控制单元14开启或关断。例如，第1级第二移位寄存器24的第二信号输出端out1复用为信号控制端ct1，第2级第二移位寄存器24的第二信号输出端out2复用为信号控制端ct2，第3级第二移位寄存器24的第二信号输出端out3复用为信号控制端ct3，以此类推。
60.图7是本发明实施例提供的又一种显示面板的示意图，如图7所示，可选第一控制电路13中，第二移位寄存器24的级数大于信号控制单元14的数量。可选与多个信号控制单元14连接的多级第二移位寄存器24中，存在相邻的2级第二移位寄存器24不级联。
61.本实施例中，第二移位寄存器24的级数可以大于信号控制单元14的数量，则可以从第二驱动电路23中选取出一部分第二移位寄存器24，该一部分第二移位寄存器24的数量等于第一控制电路13中信号控制单元14的数量，且选取出的该部分第二移位寄存器24可以全部级联连接或部分级联连接或全部不级联连接。选取出的第二移位寄存器24的第二信号输出端out复用为信号控制端ct，用于控制对应的信号控制单元14开启或关断。例如，选取出的该部分第二移位寄存器24可以部分级联连接，示例性的，第1级第二移位寄存器24的第二信号输出端out1复用为信号控制端ct1，第3级第二移位寄存器24的第二信号输出端out3复用为信号控制端ct2，第4级第二移位寄存器24的第二信号输出端out4复用为信号控制端ct3，等等。
62.图8是本发明实施例提供的又一种显示面板的示意图，结合图2和图8所示，可选显示面板包括第一区16和第二区17，第一区16包括像素单元18；第二驱动电路23设置在第二区17，第二移位寄存器24的第二信号输出端out-b还连接一行像素单元18；第一移位寄存器12包括第一信号输出端out-a，第一移位寄存器12的第一信号输出端out-a连接一行像素单元18。
63.本实施例中，可选第一区16为显示区，第二区17为非显示区，像素单元18位于显示区16，驱动像素单元18工作的多个电路结构位于非显示区17。像素单元18的工作需要由多种驱动信号驱动，每种驱动信号需要通过驱动电路来产生并提供给像素单元18。
64.如上所述，第一驱动电路11为驱动像素单元18工作的一种电路结构，用于产生驱动像素单元18工作的第一驱动信号，第一驱动电路11中每级第一移位寄存器12产生第一驱动信号并提供给相应行的像素单元18。可选1级第一移位寄存器12的第一信号输出端out-a对应连接1行像素单元18，并给对应行像素单元18提供第一驱动信号；示例性的，第1级第一移位寄存器12的第一信号输出端out-a1连接第1行像素单元18，第2级第一移位寄存器12的第一信号输出端out-a2连接第2行像素单元18，第3级第一移位寄存器12的第一信号输出端out-a3连接第3行像素单元18。在其他实施例中，根据产品所需，还可选1级第一移位寄存器的第一信号输出端对应连接多行像素单元，不具体示例。
65.第二驱动电路23为驱动像素单元18工作的另一种电路结构，不同于第一驱动电路11，第二驱动电路23用于产生驱动像素单元18工作的第二驱动信号，第二驱动电路23中每级第二移位寄存器24产生第二驱动信号并提供给相应行的像素单元18。可选1级第二移位寄存器24的第二信号输出端out-b对应连接1行像素单元18，并给对应行像素单元18提供第二驱动信号；示例性的，第1级第二移位寄存器24的第二信号输出端out-b1连接第1行像素单元18，第2级第二移位寄存器24的第二信号输出端out-b2连接第2行像素单元18，第3级第二移位寄存器24的第二信号输出端out-b3连接第3行像素单元18。在其他实施例中，根据产品所需，还可选1级第二移位寄存器的第二信号输出端对应连接多行像素单元，不具体示例。
66.第二驱动电路23中至少部分第二移位寄存器24的第二信号输出端out还复用为信号控制端ct，则该类第二移位寄存器24的第二信号输出端out输出的第二驱动信号不仅传输至像素单元18，还传输至信号控制单元14以控制信号控制单元14开启或关断。
67.本实施例中，非显示区17包括驱动像素单元18的第一驱动电路11和第二驱动电路23，第一驱动电路11中第一移位寄存器12为像素单元18提供第一驱动信号，第二驱动电路23中第二移位寄存器24为像素单元18提供第二驱动信号。第二驱动电路23中至少部分第二移位寄存器24还复用为信号控制单元14的控制器，第二移位寄存器24提供的第二驱动信号还控制对应连接的信号控制单元14开启或关断，则无需在非显示区17中为信号控制单元14设置额外的控制器，实现了窄边框。
68.可选第一移位寄存器的工作阶段包括第一有效脉冲阶段和第一无效脉冲阶段；第二移位寄存器的工作阶段包括第二有效脉冲阶段和第二无效脉冲阶段；对于信号控制单元连接的第一移位寄存器和第二移位寄存器，第一移位寄存器在第二无效脉冲阶段内执行第一有效脉冲阶段。
69.可选对于信号控制单元连接的第一移位寄存器和第二移位寄存器，在第二无效脉冲阶段，信号控制单元开启，第一移位寄存器按照级联顺序执行第一有效脉冲阶段。
70.可选第二驱动电路为发光控制电路，第二有效脉冲阶段为发光阶段，第二无效脉冲阶段为非发光阶段。
71.可选第一驱动电路为栅极扫描电路，第一有效脉冲阶段为数据写入阶段，第一无效脉冲阶段为非写入阶段。
72.图9是本发明实施例提供的一种像素单元的示意图。如图9所示，可选像素单元包括像素电路31和发光元件32，像素电路31包括驱动晶体管t0、数据写入晶体管t1、第一发光控制晶体管t2、第二发光控制晶体管t3、补偿晶体管t4以及初始化晶体管t5。驱动晶体管t0
的第一端连接第二节点n2，驱动晶体管t0的第二端连接第三节点n3，驱动晶体管t0的控制端连接第一节点n1。数据写入晶体管t1的第一端连接数据信号端vdata，数据写入晶体管t1的第二端连接第二节点n2，数据写入晶体管t1的控制端连接第一扫描信号端s1。第一发光控制晶体管t2的第一端连接第一电源电压端pvdd，第一发光控制晶体管t2的第二端连接第二节点n2，第一发光控制晶体管t2的控制端连接发光控制端em。第二发光控制晶体管t3的第一端连接第三节点n3，第二发光控制晶体管t3的第二端连接发光元件32，第二发光控制晶体管t3的控制端连接发光控制端em。补偿晶体管t4的第一端连接第一节点n1，补偿晶体管t4的第二端连接第三节点n3，补偿晶体管t4的控制端连接第二扫描信号端s2。初始化晶体管t5的第一端连接初始化信号端vref，初始化晶体管t5的第二端连接发光元件32，初始化晶体管t5的控制端连接第三扫描信号端s3。
73.可以理解，图9仅是像素单元的一种电路示意图，本发明中显示面板的像素单元电路结构包括但不限于图9所示，在其他实施例中还可选显示面板的像素单元电路结构为7t1c或8t1c等等，不限于此。本实施例中仅以图9所示像素单元电路结构为例进行说明。
74.结合图8和图9所示，可选第一驱动电路11为栅极扫描电路，第一驱动电路11中第一移位寄存器12提供的第一驱动信号传输至像素单元18的第一扫描信号端s1，即第一驱动信号控制像素电路31的数据写入晶体管t1开启或关断。若第一驱动信号为有效脉冲时，第一驱动信号可控制像素电路31的数据写入晶体管t1开启，像素电路31执行数据写入操作，执行数据写入操作的阶段为数据写入阶段。若第一驱动信号为无效脉冲时，第一驱动信号可控制像素电路31的数据写入晶体管t1关断，像素电路31不执行数据写入操作，不执行数据写入操作的阶段为非写入阶段。所以第一移位寄存器12的第一有效脉冲阶段为数据写入阶段，第一无效脉冲阶段为非写入阶段。
75.可选第二驱动电路23为发光控制电路，第二驱动电路23中第二移位寄存器24提供的第二驱动信号传输至像素单元18的发光控制端em，即第二驱动信号控制像素电路31的第一和第二发光控制晶体管t2&t3同时开启或同时关断。若第二驱动信号为有效脉冲时，第二驱动信号可控制像素电路31的第一和第二发光控制晶体管t2&t3开启，像素电路31进入发光阶段。若第二驱动信号为无效脉冲时，第二驱动信号可控制像素电路31的第一和第二发光控制晶体管t2&t3关断，像素电路31进入非发光阶段。所以第二移位寄存器24的第二有效脉冲阶段为发光阶段，第二无效脉冲阶段为非发光阶段。
76.通常情况下，像素电路31在非发光阶段的部分时间段内执行数据写入操作，因此对于信号控制单元14连接的第一移位寄存器12和第二移位寄存器24，在第二移位寄存器24的第二无效脉冲阶段内，第一移位寄存器12执行第一有效脉冲阶段，即在像素电路31的非发光阶段内，利用部分时间段执行数据写入操作。
77.对于信号控制单元14连接的第一移位寄存器12和第二移位寄存器24，在第二无效脉冲阶段内第一移位寄存器12执行第一有效脉冲阶段，所以第一移位寄存器12在第二无效脉冲阶段的部分时间段内需要输出有效的第一驱动信号。基于此，信号控制单元14开启，第一信号线15提供的第一信号传输至与信号控制单元14连接的每个第一移位寄存器12，使与信号控制单元14连接的每个第一移位寄存器12按照级联顺序输出有效的第一驱动信号，以使像素电路31执行数据写入操作。
78.在其他实施例中，还可选第一驱动电路为驱动像素单元的其他类型电路。示例1，
如图9所示第一驱动电路中第一移位寄存器可以给像素电路31中第二扫描信号端s2提供第一驱动信号，第一驱动信号为有效脉冲时，像素电路31中补偿晶体管t4开启，对驱动晶体管t0进行阈值补偿；示例2，如图9所示第一驱动电路中第一移位寄存器可以给像素电路31中第三扫描信号端s3提供第一驱动信号，第一驱动信号为有效脉冲时，像素电路31中初始化晶体管t5开启，进行初始化操作。
79.如上所述，可选第一信号为第一移位寄存器中的常高信号vgh，通过第二驱动信号emit的状态控制信号控制单元的开断，实现第一信号线的功耗降低以及纵向均一性的提升。具体的，在像素电路的非发光阶段，信号控制单元开启，第一信号线给第一移位寄存器提供稳定的第一信号，可选该第一信号为高电平信号，此时第一移位寄存器在第一信号的驱动下正常工作并输出第一驱动信号；同时，第一移位寄存器内储能电容接收第一信号并存储电能。当像素电路进入发光阶段时，信号控制单元关断，第一信号线与第一移位寄存器断开连接，此时第一移位寄存器中储能电容可以继续维持第一移位寄存器的正常运转，保证第一移位寄存器输出第一驱动信号。还降低了不同级第一移位寄存器的信号延迟差异。
80.可以理解，以上非显示区的电路结构仅是一种示例。降低第一移位寄存器的信号延迟差异时，第一控制电路的结构可以根据工艺、器件、尺寸等不同灵活选择。
81.基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板或者micro led显示面板等，不限于此。图10是本发明实施例提供的一种显示装置的示意图，可选该显示装置应用于智能手机、平板电脑等电子设备100中。可以理解，上述任意实施例仅提供了显示面板的部分示例或局部结构，实际应用中显示面板还包括其他结构，在此不再一一赘述。
82.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：

1.一种显示面板，其特征在于，包括：第一驱动电路，所述第一驱动电路包括级联的多级第一移位寄存器，所述第一移位寄存器包括第一信号输入端；第一控制电路，所述第一控制电路包括多个信号控制单元，所述信号控制单元的输出端连接至少一级所述第一移位寄存器的第一信号输入端；第一信号线，所述第一信号线连接所述信号控制单元的输入端；所述多个信号控制单元分时开启。2.根据权利要求1所述的显示面板，其特征在于，对于连接不同所述信号控制单元的两级所述第一移位寄存器，其中，上级所述第一移位寄存器连接的所述信号控制单元的开启时刻早于下级所述第一移位寄存器连接的所述信号控制单元的开启时刻。3.根据权利要求1所述的显示面板，其特征在于，所述信号控制单元的输出端连接级联的至少两级所述第一移位寄存器的第一信号输入端。4.根据权利要求1所述的显示面板，其特征在于，所述信号控制单元包括第一开关，所述第一开关连接在所述第一信号线和所述第一移位寄存器的第一信号输入端之间。5.根据权利要求4所述的显示面板，其特征在于，所述第一开关包括第一晶体管；或者，所述第一开关包括反相器和第二晶体管。6.根据权利要求5所述的显示面板，其特征在于，所述第一晶体管为nmos或pmos；所述第二晶体管为nmos或pmos。7.根据权利要求1所述的显示面板，其特征在于，所述第一移位寄存器包括储能电容；所述第一移位寄存器用于在所述信号控制单元开启时，在所述第一信号线的驱动下进行输出，还用于在所述信号控制单元关断时，在所述储能电容的驱动下进行输出。8.根据权利要求1所述的显示面板，其特征在于，所述第一控制电路还包括：第二驱动电路，所述第二驱动电路包括级联的多级第二移位寄存器，所述第二移位寄存器包括第二信号输出端；所述信号控制单元的控制端连接一级所述第二移位寄存器的第二信号输出端，所述第二移位寄存器用于控制所述信号控制单元开启或关断。9.根据权利要求8所述的显示面板，其特征在于，所述第一控制电路中，所述第二移位寄存器的级数大于或等于所述信号控制单元的数量。10.根据权利要求8所述的显示面板，其特征在于，与所述多个信号控制单元连接的多级所述第二移位寄存器中，该多级所述第二移位寄存器级联连接。11.根据权利要求8所述的显示面板，其特征在于，与所述多个信号控制单元连接的多级所述第二移位寄存器中，存在相邻的2级所述第二移位寄存器不级联。12.根据权利要求8所述的显示面板，其特征在于，所述显示面板包括第一区和第二区，所述第一区包括像素单元；所述第二驱动电路设置在所述第二区，所述第二移位寄存器的第二信号输出端还连接一行所述像素单元；所述第一移位寄存器包括第一信号输出端，所述第一移位寄存器的第一信号输出端连接一行所述像素单元。13.根据权利要求8所述的显示面板，其特征在于，所述第一移位寄存器的工作阶段包
括第一有效脉冲阶段和第一无效脉冲阶段；所述第二移位寄存器的工作阶段包括第二有效脉冲阶段和第二无效脉冲阶段；对于所述信号控制单元连接的所述第一移位寄存器和所述第二移位寄存器，所述第一移位寄存器在所述第二无效脉冲阶段内执行所述第一有效脉冲阶段。14.根据权利要求13所述的显示面板，其特征在于，对于所述信号控制单元连接的所述第一移位寄存器和所述第二移位寄存器，在所述第二无效脉冲阶段，所述信号控制单元开启，所述第一移位寄存器按照级联顺序执行所述第一有效脉冲阶段。15.根据权利要求13所述的显示面板，其特征在于，所述第二驱动电路为发光控制电路，所述第二有效脉冲阶段为发光阶段，所述第二无效脉冲阶段为非发光阶段。16.根据权利要求13所述的显示面板，其特征在于，所述第一驱动电路为栅极扫描电路，所述第一有效脉冲阶段为数据写入阶段，所述第一无效脉冲阶段为非写入阶段。17.一种显示装置，其特征在于，包括权利要求1-16任一项所述的显示面板。

技术总结

本发明公开了一种显示面板和显示装置，该显示面板包括：第一驱动电路，第一驱动电路包括级联的多级第一移位寄存器，第一移位寄存器包括第一信号输入端；第一控制电路，第一控制电路包括多个信号控制单元，信号控制单元的输出端连接至少一级第一移位寄存器的第一信号输入端；第一信号线，第一信号线连接信号控制单元的输入端；多个信号控制单元分时开启。本发明中，多个信号控制单元分时开启，可以调节第一信号线在不同位置的loading差异，以此降低不同级第一移位寄存器接收到第一信号的延迟差异，可使不同级第一移位寄存器接收到第一信号的延迟趋于一致，进而降低第一信号线的传输功耗，提升显示效果。提升显示效果。提升显示效果。