用于将数据复制至存储器件中的方法、及存储和电子器件与流程

阅读：评论：0

1.本发明的实施例涉及用于将数据复制在存储器件中的方法、存储器件及电子器件。

背景技术：

2.一般情况下，对于临时存储二进制数据的易失性存储设备，诸如，动态随机存取存储器(dram)、静态随机存取存储器(sram)和电阻式随机存取存储器(rram)等，将会消耗大量时间和能量来完成从存储器件的第一位置将数据块复制到存储器件的第二位置。通常，从存储器件的一个部分将数据块复制到存储器件的另一个部分的复制操作或者从存储器件的一个部分将数据块移动到存储器件的另一个部分的移动操作将会涉及到在存储器件的第一位置中执行读取操作以获得存储在第一位置中的数据，将存储器件输出的数据传输至中央处理器(cpu)或存储器控制器，以及随后从cpu将数据传输回到存储器件以将数据写入第二存储器中。由于可能会执行读取操作和写入操作的多个迭代，此类操作将会消耗大量时间，并且由于数据块可能会被移出存储器件并且被接收回到存储器件中，此类操作将会消耗大量能量。
3.为了执行移动操作或复制操作而无需将数据传输至存储器控制器或cpu，可以采用多个方法。一个方法是首先从第一存储位置将数据复制到典型地连接至多个单元的读出放大器，然后从读出放大器将数据复制到第二存储位置。尽管该技术不需要额外硬件，但是此类方法受限于将数据复制在相同存储体中，但是无法将数据复制在相同存储体外。另一个方法是增加额外硬件，诸如，临时存储器存储位置，通常称为“伪行”技术，这可以涉及到从第一存储位置将数据复制到临时存储器存储设备，然后从临时存储器存储设备将数据复制到第二存储位置。但是，此类技术将会涉及到额外硬件。其他当前已知技术涉及到修改存储器件的内部电路以创建所需数据通路并且生成所需信号。这些技术可以涉及为内部电路显著增加硬件并且也需要对应于额外信号的额外能量。
4.既然最小化额外硬件的使用和能量消耗已经是存储器件设计的趋势，那么不需要将数据传输出存储器件外部并且不需要对应于执行复制操作或移动操作增加大量硬件的存储器件的未来设计，可能会有助于增强存储器件的效率和使用存储器件的电子设备的整体性能。

技术实现要素：

5.根据本发明实施例的一个方面，提供了一种存储器件，包括：命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为从第一存储位置接收通过相同数据线要传输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中。
6.根据本发明实施例的另一个方面，提供了一种用于将数据复制至存储器件中的方法，方法包括：从存储器控制器接收复制命令、源地址和目标地址，其中，源地址和目标地址对应于存储器件中的位置；响应于接收复制命令在源地址执行读取操作以获得数据；在执行读取操作后，将数据通过数据线传输至输出缓冲器；响应于输出缓冲器接收数据，将数据存储于输出缓冲器中；将存储在输出缓冲器中的数据通过数据线传输至目标地址；以及响应于传输存储在输出缓冲器中的数据，将数据写在目标地址。
7.根据本发明实施例的又一个方面，提供了一种电子器件，包括：控制器；以及存储器件，电连接至存储器控制器，存储器件包括：命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据复制到第二存储位置；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为从第一存储位置接收通过相同数据线要传输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中。
附图说明
8.所包含的附图为本发明提供了进一步的理解，且并入本说明书中构成其中的一部份。附图示出了本发明的实施例并和具体说明一起解释本发明的原理。
9.图1是根据本发明的示例性实施例的具有存储器件的电子器件的概念框图。
10.图2a是根据本发明的示例性实施例的存储器件的概念框图。
11.图2b是根据本发明的另一示例性实施例的存储器件的概念框图。
12.图3a是根据本发明的示例性实施例的存储器件的命令解码器概念框图。
13.图3b是根据本发明的示例性实施例的特殊移动命令的图3a的可选的实施例。
14.图4a是示出根据本发明的示例性实施例的输入信号和命令之间的对应关系的表。
15.图4b是根据本发明的示例性实施例的特殊移动命令的真值表。
16.图5是示出根据本发明的示例性实施例的复制操作的实施概念的流程图。
17.图6是示出根据本发明的示例性实施例的一种用于执行存储器件中复制操作的方法的步骤的流程图。
18.图7示出了根据本发明的示例性实施例的存储器件的硬件框图。
19.图8示出了根据本发明的示例性实施例的用于执行复制操作的存储器件的硬件框图。
20.图9a示出了根据本发明的第一示例性实施例执行复制操作。
21.图9b示出了根据本发明的第一示例性实施例的与复制操作相关的有限状态机。
22.图10示出了根据本发明的第二示例性实施例执行与复制操作相关的复制操作。
23.图11示出了根据本发明的第二示例性实施例的与相关的有限状态机。
24.图12示出了根据本发明的第三示例性实施例的与相关的有限状态机。
25.图13示出了根据本发明的第四示例性实施例的与相关的有限状态机。
具体实施方式
26.以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或示例。
以下将描述元件和布置的具体示例，以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第一部件上方或者上形成第二部件可以包括第二部件和第一部件直接接触形成的实施例，并且也可以包括在第二部件和第一部件之间可以形成额外的部件，从而使得第二部件和第一部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各种实施例和/或结构之间的关系。
27.而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“在
…
上方”、“覆盖在
……
上”、“上方”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在涵盖的器件正在使用或操作的不同方位。装置可以以其它方式进行定向(旋转90度或处于其它方向)，而其中所使用的空间相关描述符可以做相应解释。
28.现在将详细参考本发明的示例性实施例，其示例在附图中示出。尽可能地，在整个附图和说明中将使用相同的附图标记来指代相同或相似的零件。
29.本发明提供存储器件的移动操作或复制操作作为从第一存储位置将数据块移动或复制到存储器件中的第二存储位置而无需将数据传输至外部控制器的一种方法。实施复制操作或移动操作的存储器件不需要显著修改现有存储器件的硬件结构以生成所需信号和数据通路来实施移动操作或复制操作。第一存储位置可以是存储器件的任何存储位置，并且第二存储位置可以来自不同存储器阵列或不同存储体或来自相同存储器阵列或相同存储体。上述另一存储位置也可以是相同存储体中的另一行、另一部分或另一页。外部控制器可以是，例如，dram控制器、存储器控制器、中央处理器(cpu)或另一外部处理器或控制器。因此，本发明提供从一个位置将数据块，诸如，图形图像数据，传输至一个或多个dram芯片中的另一位置的一个方法。
30.为了利用本发明，两个新c库函数，memcpy和bcopy，对用户可用。函数memcpy(void*str1,const void*str 2,size_t n)从str2指向的存储区复制n个字符至str1指向的存储区。函数bcopy(const void*src,void*dest,size_t n)从src指向的地址复制n个字节至dest指向的目标。在芯片级中，具有例如，移动(a、b、n)形式的新命令可以利用本发明的移动命令或复制命令，在移动(a、b、n)中，a为源地址，b为目标地址，并且n为数据块数量，其每个块具有read fifo存储缓冲器的宽度。
31.可以通过引入新命令(其可以是，例如，复制命令)来实现移动操作或复制操作。复制命令将会通过合并现有读取命令和现有写入命令，来执行前述移动操作或复制操作。本发明提供输入或一组输入，这将被解码为新命令。本发明也提供与现有读取命令相关联的函数的修改，当已接收复制命令时，现有读取命令不会向输出缓冲器输出数据以被外部控制器读取。同样地，为了将输出数据写入到第二存储位置，现有读取命令之后将会是写入命令。复制命令的上述概念及其相关联的修改将由下图及其对应写入描述来阐述。
32.图1示出了具有存储器件104的电子器件100的概念框图。电子器件100包括cpu、存储器控制器102、dram控制器103和存储器件104。存储器件104将会接收要被解码为复制命令的一组信号，复制命令源自cpu 101，并且通过存储器控制器102和dram控制器103进行传输。通过从第一存储位置执行读取操作随后执行写入操作至第二存储位置，复制命令将会从第一存储位置将数据块复制到第二存储位置，并且数据块不被dram控制器读取并且不被
发送回到cpu。cpu 101、存储器控制器102和dram控制器103的函数符合当前已知cpu 101、存储器控制器102和dram控制器103，由此他们的各自函数的描述不会是必要的。
33.本发明提供一种存储器件104，其，例如，实施复制操作。存储器件104的概念框图示出在图2a中。存储器件104将会包括存储器阵列201、电耦合至至少一个存储器阵列201的控制逻辑206，存储器阵列201通过数据线204电耦合至输出缓冲器202和输入缓冲器203。控制逻辑206将会包括命令解码器，配置为接收复制命令以将存储在第一存储位置207中的数据复制到第二存储位置208而无需将数据传输至外部控制器(例如，cpu 101、存储器控制器102和dram控制器103)。存储器阵列201将会包括电连接至控制逻辑206的命令解码器的一个或多个存储器阵列，并且包括多个存储位置，存储位置包括第一存储位置207和第二存储位置208。第一存储位置207和第二存储位置208可以位于相同或不同存储器阵列或存储体中。第一存储位置207和第二存储位置208可以位于相同存储体中的不同行、不同列、不同页或不同部分。存储器阵列201将会通过数据线204电连接至输出缓冲器202，数据线204配置为通过相同数据线从第一存储位置207接收要传输至第二存储位置208的数据并且也电连接至输出缓冲器202，输出缓冲器202配置为通过数据线204存储从第一存储位置207接收到的数据以写入到第二存储位置208而无需将数据传输至外部控制器。
34.由于复制命令基于特殊读取输入接收到的至少一个第一预定二进制值(例如，“1”)和特殊写入输入接收到的第二预定二进制值(例如，“1”)确定，控制逻辑206的命令解码器可以包括特殊读取输入302和特殊写入输入303。第一预定二进制值可以与第二预定二进制值相同或不同。控制逻辑206可以配置为当特殊读取输入不是第一预定二进制值(例如，“0”)时，响应于接收激活命令初始化常规读取程序。但是，控制逻辑206可以配置为当特殊读取输入是第一预定二进制值(例如，“1”)时，响应于接收激活命令初始化对应于复制命令的复制程序。换而言之，当特殊读取输入不是第一预定二进制值时，存储器件104可以执行一组常规有限状态机(fsm)，但是当特殊读取输入是第一预定二进制值时，存储器件104可以执行一组可选的fsm。对应于复制命令的复制程序可以包括常规读取程序和常规写入程序。常规读取程序可以包括从第一存储位置207进行读取，并且常规写入程序将会包括写入到第二存储位置208。
35.由于数据响应于特殊读取输入接收第一预定二进制值由输出缓冲器202接收，输出缓冲器202可以包括连接至数据线204的第一输入/输出界面和连接至读驱动器的第二输入/输出界面。对于该示例性实施例，控制逻辑206将会配置为响应于特殊写入输入接收第二预定二进制值(例如，“1”)，控制输出缓冲器202将数据直接输出回数据线204以被写入到第二存储位置208中而非被外部控制器接收。因此，从一个或多个dram芯片中的一个位置将数据块移动到另一个位置。
36.图2b示出了与图2a类似的可选的示例性实施例。对于该示例性实施例，输入缓冲器203包括连接至全局输入/输出数据线204的第一界面203a、连接至写驱动器的第二界面203b和连接至数据线205的第三界面203c，输出缓冲器202可以通过数据线205将数据传输至输入缓冲器203以将存储在第一存储位置207中的数据写入到第二存储位置208。换句话说，存储在第一存储位置207中的数据可以从第一存储位置207经由输出缓冲器202进行传输并且随后经由第三界面203c传输至输入缓冲器203。数据可以从第一存储位置207复制并且直接写入到第二存储位置208中，而无需被传输至外部控制器。
37.同样地，也可以根据输入缓冲器203接收到的接收数据将数据写入到写驱动器中并且传输至第二存储位置208。在一些实施例中，根据接收到的数据，存储在第一存储位置207中的数据从第一存储位置207传输至输出缓冲器202并且被写入到写驱动器中。通过输入缓冲器203将写入数据从输出缓冲器202传输至第二存储位置208，而无需将数据传输至外部控制器。
38.本发明也提供一种电子器件100，电子器件100包括控制器(例如，cpu101、存储器控制器102和dram控制器103)和电连接至控制器的存储器件104。存储器件104包括命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据复制到第二存储位置，而无需将数据传输至控制器；存储器阵列201，具有一个或多个存储器阵列，每个存储器阵列具有多个存储体，多个存储体电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置207和第二存储位置208；数据线204，电连接至存储器阵列201并且配置为从第一存储位置207接收通过相同数据线204要传输到第二存储位置208的数据；以及输出缓冲器202，配置为存储从第一存储位置207通过数据线204接收到的数据以将数据直接写入到第二存储位置208中，而无需将数据传输至控制器。
39.对于cpu 101，由于复制命令基于特殊读取输入接收到的至少一个第一预定二进制值(例如，“1”)和特殊写入输入接收到的第二预定二进制值(例如，“1”)确定，命令解码器可以包括特殊读取输入(例如，302)和特殊写入输入(例如，303)。由于数据响应于特殊读取输入接收第一预定二进制值由输出缓冲器接收，输出缓冲器202可以包括连接至数据线204的第一界面202a和连接至读驱动器的第二输入/输出界面202b。输出缓冲器202可以配置为将数据输出回至数据线204以写入到第二存储位置208中而非由控制器接收。
40.如图2b的实施例中所示的电子器件100还可以包括输入缓冲器203，输入缓冲器203包括连接至所述数据线204的第一界面203a、连接至写驱动器的第二界面203b和连接至输出缓冲器205的第三界面203c，并且输入缓冲器203可以配置为直接通过第三界面203c接收从输出缓冲器202传输的数据，以便将数据输出至数据线204以被写入到第二存储位置208中，而无需将数据传输至控制器。
41.复制命令可以从，例如，cpu 101，发送出或生成在，例如，存储器件104内部。基于对应于命令解码器的不同输入信号的组合来确定是否接收复制命令。图3a示出了作为控制逻辑206的一部分的命令解码器301的概念图。命令解码器301将会接收多个输入信号，多个输入信号可以包括芯片选择(cs#)输入、行地址选通(ras#)输入、列地址选通(cas#)输入、写入启动(we#)输入、特殊读取输入和特殊写入输入。基于特殊读取输入和特殊写入输入是否已经接收其各自预定信号，来确定复制命令。
42.cs#输入用于激发整个存储器阵列(例如，201)的子集。ras#输入用于选择特定行，特定行可以保持打开以进行读取操作或写入操作。cas#输入用于从当前选定行选择特定列，特定列进行读取操作或写入操作。we#输入用于基于we#是保持高电平还是低电平来执行读取操作或写入操作。例如，we#输入可以接收用于读取操作的二进制“0”和用于写入操作的二进制“1”。
43.特殊读取输入的第一预定值与特殊写入输入的第二预定值结合将会确定是否已接收到复制命令。例如，第一预定值和第二预定值可以都是二进制“1”，从而使得第一预定值和第二预定值可以是相同值。但是，他们也可以是不同的二进制值。如果特殊读取输入不
是第一预定输入，则将会执行其他fsm。但是，如果特殊读取输入匹配第一预定输入，则响应于已被接收的第二确定输入将会执行另一组fsm以实施特殊读取输入随后实施特殊写入输入。特殊读取输入包括常规读取操作，常规读取操作读取要存储在输出缓冲器中的数据块，未被外部控制器(例如，cpu 101、存储器控制器102和dram控制器103)读取的存储在输出缓冲器中的数据除外。特殊写入输入包括常规写入操作，从输出缓冲器接收到的要写入到不同存储位置的数据除外。
44.图3b示出了图3a的可选的示例性实施例。关于图3b，命令解码器301可以包含额外输入，也就是特殊移动命令。特殊移动命令可以执行为命令解码器301的额外输入/输入(i/o)或额外引脚。特殊移动命令可以像上述特殊读取输入和特殊写入输入一样被命令解码器301自动解码。例如，当接收特殊移动命令s311时，命令解码器301将会如同高电平信号的特殊读取输入和高电平信号的特殊写入输入一样解码特殊移动命令。接下来，高电平信号的特殊读取输入将会触发特殊读取操作s312，特殊读取操作s312将会读取第一存储位置中的数据块并且临时将第一存储位置存储在输出缓冲器(例如，202)中。在数据块被存储在输出缓冲器(例如，202)中之后，特殊写入输入将会触发特殊写入操作，特殊写入操作将会将存储在输出缓冲器(例如，202)中的数据块复制到第二存储位置。可选地，存储在输出缓冲器(例如，202)中的数据块在被移动到第二存储位置之前可以移动到另一临时位置，诸如写入fifo缓冲器(例如，709)。
45.图4a是示出输入信号和各种命令之间的对应关系的部分表。例如，如果cs#输入是低电平(l)，ras#输入是l，cas#输入是h，we#输入是h，则命令解码器301将会解码该组输入信号为激活命令。同样地，如果cs#输入是l，ras#输入是h，cas#输入是l，we#输入是h，则命令解码器301将会解码该组输入信号为读取命令。图4a的命令典型地还会包括预充电命令、自动刷新命令、自刷新和模式寄存器加载命令等。命令解码器301将会确定如果特殊读取输入为h而随后特殊读取输入为l，则已接收到复制命令。值得注意的是，h对应于二进制码“1”，并且l对应于二进制码“0”。但是，本发明不限于如图4a中所示的h值和l值的精确定义。图4a中所述各个命令为常规的已知命令，复制命令或移动命令除外，复制命令或移动命令不是以前存在于常规命令解码器301中。
46.当接收典型地将会在读取操作或写入操作之前的激活命令时，存储器件将会配置为选择特定存储体中的行并且激活行的字线。当接收读取命令时，存储器件将会配置为在已被激活的行的特定列处执行读取操作。当接收写入命令时，存储器件配置为在已被激活的行的特定列处写入数据块。当接收复制命令时，存储器件配置为读取第一存储位置中的数据块并且将数据块写入到第二存储位置中。当接收预充电命令时，存储器件配置为在读取操作或写入操作前对电路预充电。当接收自动刷新命令时，存储器件配置为定期恢复存储在存储器单元中的电荷。当接收自刷新命令时，存储器件配置为在进入待机或节能状态时，恢复存储在存储器单元中的电荷。
47.图4b是与特殊移动命令相关联的真值表。响应于特殊移动命令为高电平信号或二进制1，命令解码器301会对应于特殊读取输入将特殊移动命令解码为高电平信号或二进制1并且对应于特殊写入输入也将特殊移动命令解码为高电平信号或二进制1。响应于特殊移动命令为低电平信号或二进制0，命令解码器301会对应于特殊读取输入将特殊移动命令解码为低电平信号或二进制0并且对应于特殊写入输入也将特殊移动命令解码为低电平信号
或二进制0。
48.图5中示出了存储器件的复制操作的概念流程图。在步骤s511中，存储器件将会接收复制命令以执行复制操作，并且在步骤s512中，存储器件将会涉及接收复制命令、源地址和目标地址。在步骤s501中，存储器件将会通过执行对应于源地址的第一存储位置处的读取操作来读取数据块。在步骤s502中，存储器件会将数据块传输至第一暂时存储器。为了不对当前结构强加显著变化，暂时存储器可以是现有结构，诸如，dram的读出锁存器。可选地，暂时存储器也可以是伪行、临时缓冲器和被熔断熔丝激活的一组辅助单元等。在任选步骤s503中，存储器件可以选择将数据块传输至可以是写入先进先出(fifo)缓冲器的第二暂时存储器。任选步骤由于可以存储更多数据可以提供更高的灵活性给存储器件，并且也可以解决潜在计时问题。在步骤s504中，存储器件将会将之前存储在第一暂时存储器或第二暂时存储器中的数据块写入到第二存储位置。
49.如果第一暂时存储器为读出锁存器，并且第二暂时存储器为写入fifo缓冲器，则由于不同数据库将会典型地通过数据线，诸如，全局输入输出(gio)数据线，来进行连接，这将使得数据块能够被写入在不同数据库上。如果使用伪行技术，则数据块在不同数据库上传输将会更有难度。值得注意的是，存储器件可以是dram、sram、rram、自旋转移力矩磁阻ram(stt-mram)和/或电阻性ram(reram)等。但是，为了说明起见，本发明将会使用dram结构作为关于本发明概念提供进一步解释的示例。
50.图6是示出根据本发明的示例性实施例的一种用于执行存储器件中复制操作的方法的步骤的流程图。在步骤s601中，存储器件104，例如，从控制器(例如，cpu 101、存储器控制器102和dram控制器103)接收复制命令、源地址和目标地址，并且源地址和目标地址对应于存储器件中的位置。在步骤s602中，存储器件将会响应于接收复制命令在源地址执行读取操作以获得数据。在步骤s603中，在执行读取操作后，存储器件将会通过gpio线(例如，204)将数据传输至输出缓冲器(例如，202)。在步骤s604中，存储器件将会响应于输出缓冲器接收数据将数据存储在输出缓冲器(例如，202)中。在步骤s605中，存储器件将会将存储在输出缓冲器中的数据通过数据线(例如，205)传输至目标地址。在步骤s606中，存储器件将会响应于传输存储在输出缓冲器中的数据将数据写在目标地址。
51.接收复制命令的步骤可以包括接收基于存储器件的特殊读取输入(例如，302)接收到的至少一个第一预定二进制值(例如，“1”)和存储器件的特殊写入输入(例如，303)接收到的第二预定二进制值(例如，“1”)确定的复制命令，并且第一预定二进制值与第二预定二进制值相同或不同。存储器件响应于接收激活命令，可以初始化常规读取程序，并且特殊读取输入不是第一预定二进制值(例如，“0”)，或者存储器件响应于接收激活命令，可以初始化对应于复制命令的复制程序，并且特殊读取输入是第一预定二进制值。换句话说，基于特殊读取输入和特殊写入输入接收的值，存储器件将会确定是否执行一组常规有限状态机(fsm)或可选的fsm。对应于复制命令的复制程序可以包括常规读取程序和常规写入程序，并且常规读取程序可以包括从源地址进行读取，并且常规写入程序包括写入到目标地址。
52.在执行读取操作后通过数据线将数据传输至输出缓冲器的步骤可以包括响应于特殊读取输入已接收到第一预定二进制值，通过连接至数据线的第一界面(例如，203a)从源地址将数据传输至输出缓冲器。通过数据线将存储在输出缓冲器中的数据传输至目标地址的步骤可以包括响应于特殊写入输入接收第二预定二进制值，将数据从输出缓冲器直接
传输回数据线以被写入到目标地址中而非被存储器控制器接收。
53.在可选的示例性实施例中，输出缓冲器可以包括连接至数据线的第一界面(例如，202a)、连接至写驱动器的第二界面(例如，202b)和第三界面(例如，202c)，并且将存储在输出缓冲器中的数据通过数据线传输至目标地址的步骤可以包括将存储在输出缓冲器中的数据通过第三界面(例如，202c)直接传输至所述输入缓冲器，将数据存储在输入缓冲器中，以及将数据从输入缓冲器传输至目标地址。将存储在输出缓冲器中的数据通过第三界面(例如，202c)直接传输至输入缓冲器的步骤还可以包括从输入缓冲器将数据传输至不具有被存储器控制器读取的数据的输入缓冲器。
54.由于复制命令包括读取操作和写入操作的组合，所以提供关于读取操作和写入操作的操作原理。参考示出dram存储器件的硬件框图的图7，复制命令开始于控制逻辑701的命令解码器702接收读取命令以及特殊读取输入匹配第一预定值。地址寄存器703将会接收包括第一存储位置的行地址和列地址的源地址，行地址将会被行地址和锁存器和解码器704解码，并且列地址将会被列地址解码器705解码。接下来，与存储器阵列706的资源地址相关联的列选择线(csl)将会被激活，以便读出放大器将会感测到这些选定单元的数据块，并且数据块随后被传输至局部输入-输出(lio)数据线，然后被传输至gio数据线707，并且然后被输出缓冲器锁存，输出缓冲器为读出锁存器708。已被读取的数据块然后被存储在读出锁存器708中。
55.接下来，复制命令也将会涉及写入操作，写入操作开始于控制逻辑701的命令解码器702接收写入命令，以及特殊写入输入匹配第二预定值。地址寄存器703将会接收包括第二存储位置的行地址和列地址的目标地址，行地址将会被行地址和锁存器和解码器704解码，并且列地址将会被列地址解码器705解码。第二存储位置可以接收存储在读出锁存器708的数据块或者可以接收存储在写入fifo缓冲器709中的数据块。接下来，与存储器阵列706的目标地址的单元相关联的csl将会被激活，以便接收数据块。接下来，通过gio数据线707将数据块发送至于目标地址相关联的lio数据线。接下来，随后将会传输数据块至位线的读出放大器接收数据块，位线已被预充电并且与目标地址的单元相关联。随着数据块被写入到目标地址的单元中，将会完成写入操作。
56.图8示出了一种用于执行复制命令的通用存储器件的硬件框图。在目前为止所述的特殊读取操作与常规读取操作一直，除了数据块不会直接进入并串转换，并且不会被发送出从而被外部控制器(例如，cpu 101、存储器控制器102和dram控制器103)接收。传统上，数据块将会已通过读出锁存器801经历并串转换，以将数据块的位从并行格式转换为串行格式，但是关于本发明，数据块被传输回到存储器阵列以被移动或复制。换句话说，执行读取操作，但是在包括第一界面801a和第二界面801b的读出锁存器801处停止输出除外。第一界面801a连接至gio数据线803并且从gio数据线803接收数据。第二界面801b连接至读驱动器，但是数据块不会通过读驱动器被外部控制器接收。
57.此外，在目前为止所述的特殊写入操作与常规写入操作一致，数据块从读出锁存器801被接收以通过gio数据线803和与目标地址相关联的lio数据线被写回到存储器阵列除外。或者可选地，读出锁存器801还可以包括第三界面801c，以便可以直接从写入fifo缓冲器802接收数据块以通过gio数据线803和与目标地址相关联的lio数据线将数据块写回到存储器阵列。或者可选地，可以通过gio数据线将数据块从读出锁存器801传输至写入
fifo缓冲器802。写入fifo缓冲器802不限于连接至gio数据线803以将数据传输至gio数据线803的第一界面802a、用于从写驱动器接收数据的第二界面802b和任选地，用于直接从读出锁存器801接收数据的第三界面802c。
58.还值得注意的是，涉及复制命令的程序的概念还将会适用于存储器件而非dram存储器件，存储器件sram、rram和闪存存储器等不需要读出放大器以执行读取操作和写入操作除外。换句话说，尽管一些存储器件不使用读出放大器，但是对于本领域普通技术人员将显而易见的是，进行必要的调整以实现本发明提供的技术。一般情况下，本发明的前述概念适用于使用在电子器件中或作为电子器件的一部分使用，并且能够执行复制操作或移动操作以从存储位置将数据复制到另一存储位置，而不需要通过存储器控制器将数据传输至中央处理器。对本行业的优势或益处或改进将会包括能够执行复制命令而不需要对当前存储器件结构强加显著变化。同样地，由于位置可以在相同或不同部分中、相同存储体中或不同存储体之间，所以复制命令中涉及的位置可以是灵活的。
59.为了进一步阐明到目前为止所提供的概念，本发明还提供了对应于双数据速率(ddr)3256mb x 8存储器件及其相关联的fsm执行复制命令的若干示例性实施例。图9a示出了对应于单个数据块执行复制命令的第一示例性实施例。复制命令将会将存储在与源地址相关联的单元中的m比特大小的单个数据块复制到与目标地址相关联的单元中，其中，m大于0，诸如，64，的整数。在步骤s901中，与单个数据块存储其中的源地址相关联的单元的行被激活。在步骤s902中，存储在与源地址相关联的单元中的单个数据块被读取并且传输至读出锁存器。在步骤s903中，存储在读出锁存器(例如，输出缓冲器)中的单个数据块被写入到与目标地址相关联的单元中。源地址和目标地址可以是相同库或不同库中的地址。步骤s903的替代步骤，关于步骤s904，存储在读出锁存器中的单个数据块可以从读出锁存器传输至写入fifo缓冲器(即，输入缓冲器)，并且随后被写入到与目标地址相关联的单元中。通过使用本发明的图9a的实施例，可以使用复制命令以复制存储在读出锁存器或输出缓冲器(例如，202)中的单个数据块，并且将其直接复制回存储器阵列(例如，201)中，而非在将单个数据块复制回存储器阵列201之前，将其输出至外部处理器。
60.图9b示出了与图9a的示例相关的fsm示意图。在步骤s911中，存储器控制器件会激活与源地址相关联的单元的行，源地址中已存储了单个数据块。响应于单元已被激活，在步骤s912中，会对应于与源地址相关联的单元执行读取操作以获得单个数据块，该单个数据块将会通过gio数据线传输以被存储在读出锁存器或输出缓冲器(例如，202)中。在单个数据块已被存储在读出锁存器中之后，在步骤s913中，将会在读出锁存器中执行读取操作以传输要被写入到与源地址相关联的单元中的单个数据块。在步骤s914中，存储器控制器件会激活与目标地址相关联的单元的行，单个数据块已写入到目标地址中。响应于单元已被激活，在步骤s915中，单个数据块被写入与目标地址相关联的单元中。在步骤s916中，执行预充电操作用于读取操作或写入操作的下一个迭代。通过使用本发明的图9b的实施例，通过从输出缓冲器(例如，202)可以将单个数据块复制回目标地址中来执行复制命令。
61.图10示出了对应于多个数据块执行复制命令的第二示例性实施例。复制命令将会将存储在与源地址相关联的单元中的n个数据块复制到与目标地址相关联的单元中，每一个数据块都具有m比特大小。n是大于1的整数，并且m是大于0，诸如64，的整数。源地址和目标地址位于相同数据库的相同行中但是在不同列中。在步骤s1001中，激活与源地址相关联
的单元的字线，并且随后从相同行的一个或多个列中读取多个数据块中的一个，源地址中已存储多个数据块中的一个。在步骤s1002中，存储在与源地址相关联的单元中的多个数据块中的一个被传输至读出锁存器。重复步骤s1001和步骤s1002 n-1次，直至属于相同行的多个数据块中的全部被传输至读出锁存器。在步骤s1003中，存储在读出锁存器(即，输出缓冲器)中的相同行的多个数据块中的一个通过gio被传输并且随后被写入到与目标地址相关联的单元中，目标地址属于相同行但是位于不同列中。
62.同样地，对应于第二示例性实施例，源地址和目标地址被假定位于相同存储体中。在步骤s1004中，可以对应于相同行的多个数据块的剩余数据块重复步骤s1001-步骤s1003，直至多个数据块的全部被存储在与目标地址相关联的单元中。步骤1003的替代步骤，关于步骤s1005，存储在读出锁存器中的多个数据块中的一个或多个可以从读出锁存器传输至写入fifo缓冲器(即，输入缓冲器)，并且随后被写入到与目标地址相关联的单元中。通过使用本发明的图10的实施例，可以使用复制命令以复制存储在读出锁存器或输出缓冲器(例如，202)中的单个数据块，并且将其直接复制回存储器阵列(例如，201)中，而非在将单个数据块复制回存储器阵列201之前，将其输出至外部处理器，并且可以以从列的源地址将单个数据块复制到不同列但是相同行中的目标地址中的方式执行复制命令。
63.图11示出了与图10的示例相关的fsm示意图。在步骤s1111中，存储器控制器件会激活与源地址相关联的单元的字线，源地址中已存储了多个数据块中的一个。响应于单元已被激活，在步骤s1112中，会对应于与源地址相关联的单元执行读取操作以获得多个数据块中的一个，该多个数据块中的一个将会通过gio数据线进行传输以被存储在读出锁存器中。在单个数据块已被存储在读出锁存器中之后，在步骤s1113中，将会在读出锁存器中执行读取操作以传输要被写入到与源地址相关联的单元中的单个数据块。在步骤s1114中，存储器控制器件会将单个数据块写入到与目标地址相关联的单元中。在步骤s1115中，存储器控制器件将会确定多个数据块的全部是否都写入到与目标地址相关联的单元中。如果是，则在步骤s1116中，执行预充电操作用于读取操作或写入操作的下一个迭代，否则重复步骤s1113。通过使用本发明的图11的实施例，可以使用复制命令以复制存储在读出锁存器或输出缓冲器(例如，202)中的多个数据块，并且将其直接复制回存储器阵列(例如，201)中，而非在将单个数据块复制回存储器阵列201之前，将其输出至外部处理器，并且可以以从列的源地址将多个数据块中的单个数据块复制到不同列但是相同行中的目标地址中的方式执行复制命令(如步骤s1113和步骤s1115之间所述)，直至完成对应于多个数据块的所有的复制操作或移动操作。
64.图12示出了对应于多个数据块执行复制命令的第三示例性实施例。图12的第三示例性实施例和图11的第二示例性实施例之间的差异包括，关于第三实施例，源地址和目标地址位于不同行中但是相同数据库中的相同列中，然而，但是关于图11的第二示例性实施例，源地址和目标地址位于相同行中但是相同数据库中的不同列中。由于源地址和目标地址位于不同行中，对应于源地址和目标地址的行中的每一个都必须单独激活。图12的第三示例性实施例可以与图10的硬件示意图一起理解。再次参考也适用于第三示例性实施例的图10，首先对于步骤s1001中的与源地址相关联的字线，来自其中已存储多个数据块中的一个的行的与源地址相关联的字线被激活，并且随后，从相同行读取多个数据块中的一个。在步骤s1002中，从与源地址相关联的相同行将多个数据块中的一个传输至读出锁存器。在步
骤s1003中，存储在读出锁存器(即，输出缓冲器)中的多个数据块中的一个通过gio被传输并且随后被写入到与目标地址相关联的单元中，目标地址位于随后被激活的不同行中。在步骤s1104中，可以重复步骤s1001-步骤s1003 n-1次，直至多个数据块的全部被存储在与目标地址相关联的单元中。步骤1103的替代步骤，关于步骤s1105，存储在读出锁存器中的多个数据块中的一个或多个可以从读出锁存器传输至写入fifo缓冲器(即，输入缓冲器)，并且随后被写入到与目标地址相关联的单元中。
65.现在参考示出步骤s1201中的第三示例性实施例相关的fsm的图12，存储器控制器件会激活与源地址相关联的行的单元的字线，源地址中已存储了多个数据块中的一个。响应于单元已被激活，在步骤s1202中，会对应于与源地址相关联的单元执行读取操作以获得相同行的多个数据块中的一个，该多个数据块中的一个将会通过gio数据线进行传输以被存储在读出锁存器中。在相同行的多个数据块中的一个已被存储在读出锁存器中之后，在步骤s1203中，将会在读出锁存器中执行读取操作以传输要被写入到与源地址相关联的单元中的相同行的多个数据块中的一个。在步骤s1204中，存储器控制器件会激活与目标地址相关联的单元的另一行，目标地址中将会存储多个数据块中的一个。目标地址中的单元位于与源地址相关的不同行中。在步骤s1204中，多个数据块中的一个将被写入到与目标地址相关联的单元中。在步骤s1206中，存储器控制器件将会确定多个数据块的全部是否都写入到与目标地址相关联的单元中。如果是，则在步骤s1207中，执行预充电操作用于读取操作或写入操作的下一个迭代，否则重复步骤s1201。对比第二示例性实施例，由于源地址和目标位于不同行中，第三示例性实施例具有行激活的额外步骤。同样地，关于第二示例性实施例，一旦激活行直至在预充电操作前行的全部列完成移动，但是关于第三示例性实施例，在预充电操作前，位于行的多个数据块的全部都被复制到另一行。通过使用本发明的图12的实施例，可以使用复制命令以复制存储在读出锁存器或输出缓冲器(例如，202)中的多个数据块，并且将其直接复制回存储器阵列(例如，201)中，而非在将单个数据块复制回存储器阵列201之前，将其输出至外部处理器，并且可以以从源地址将存储在相同行中的多个数据块复制到目标地址的不同列中的方式执行复制命令(如步骤s1201和步骤s1205之间所述)，直至完成多个数据块的全部的复制操作或移动操作。
66.图13示出了对应于多个数据块执行复制命令的第四示例性实施例。复制命令将会将存储在一个行的m个列中的n个数据块复制到与目标地址相关联的单元中，并且被存储在多个行中，被存储在与源地址相关联的单元中的每个数据块都具有m比特大小，其中，m大于0，诸如，64，的整数。再次参考也适用于该示例性实施例的图10，在步骤s1001中，与多个数据块位于行的多个列中的行的源地址相关联的单元的字线将被复制到多个行中，其中，多个行中的每一个都与目标地址相关联。在步骤s1002中，将存储在与源地址相关联的相同行的单元中的多个数据块传输至读出锁存器。在步骤s1003中，存储在读出锁存器(即，输出缓冲器)中的多个数据块中通过gio被传输并且随后被写入到与不同行中的目标地址相关联的单元中。在步骤s1004中，可以重复步骤s1001-步骤s1003中的一个迭代，直至多个数据块中的剩余数据块已被存储在与目标地址的一个行相关联的单元中，并且每个行执行多个迭代。步骤1203的替代步骤，关于步骤s1205，存储在读出锁存器中的多个数据块中的一个或多个可以从读出锁存器传输至写入fifo缓冲器(即，输入缓冲器)，并且随后被写入到与目标地址相关联的单元中。
67.参考示出与第四示例性实施例相关的fsm示意图的图13。在步骤s1301中，激活与其中已存储多个数据块的源地址相关联的行的单元的字线和行的多个列。在步骤s1302中，存储在与源地址的行相关联的多个列中的多个数据块被传输至读出锁存器。
68.在步骤s1303中，通过gio传输存储在读出锁存器(例如，输出缓冲器)中的多个数据块以将其写入到与目标地址相关联的单元中的第一行中。在步骤s1304中，存储器控制器件会激活与目标地址相关联的单元的第一行，目标地址中将会存储了多个数据块中的一个。在步骤s1305中，多个数据块中的一个将被写入到与目标地址相关联的单元的第一个行中。在步骤s1306中，存储器控制器件将会确定多个数据块中的一个是否写入到与目标地址的第一行相关联的单元中。如果是，则在步骤s1307中，执行预充电操作用于读取操作或写入操作的下一个迭代，否则重复步骤s1303用于要写入到与目标地址相关联的单元的第二行中的另一数据块。可以重复步骤s1303-步骤s1306用于第二行，其中多个块中的另一个是要存储的数据。可以重复步骤s1303-步骤s1306多次，直至多个数据块的剩余数据块已被存储在与目标地址相关联的多个行的单元中。通过使用本发明的图13的实施例，可以使用复制命令以复制存储在读出锁存器或输出缓冲器(例如，202)中的多个数据块，并且将其直接复制回存储器阵列(例如，201)中，而非在将单个数据块复制回存储器阵列201之前，将其输出至外部处理器，并且可以以从源地址将一个行中的多个数据列复制到目标地址中至的多个行(步骤s1303和步骤s1306之间)，直至完成多个数据块的全部的复制操作或移动操作。
69.在本发明的一些实施例中，提供一种存储器件。存储器件包括命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置，而无需将数据传输至外部控制器；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为通过相同数据线从第一存储位置接收要传输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中，而无需将数据传输至外部控制器。
70.根据一示例性实施例，由于基于特殊读取输入接收到的至少一个第一预定二进制值和特殊写入输入接收到的第二预定二进制值确定复制命令，命令解码器包括特殊读取输入和特殊写入输入，其中，第一预定二进制值与第二预定二进制值相同或不同。
71.根据一示例性实施例，存储器件还包括控制逻辑，控制逻辑配置为响应于接收激活命令初始化常规读取程序，并且特殊读取输入不是第一预定二进制值，或者控制逻辑配置为响应于接收激活命令初始化对应于复制命令的复制程序，并且特殊读取输入是第一预定二进制值。
72.根据一示例性实施例，对应于复制命令的复制程序包括常规读取程序和常规写入程序，其中，常规读取程序包括从第一存储位置进行读取，并且常规写入程序包括写入到第二存储位置。
73.根据一示例性实施例，由于响应于特殊读取输入接收第一预定二进制值由输出缓冲器接收数据，输出缓冲器包括连接至数据线的第一界面和连接至读驱动器的第二界面。
74.根据一示例性实施例，控制逻辑配置为响应于特殊写入输入接收第二预定二进制值，控制输出缓冲器将数据直接输出回数据线以被写入到第二存储位置中而非被外部控制器接收。
75.根据一示例性实施例，存储器件还包括连接至数据线的第一界面、连接至写驱动器的第二界面和连接至输出缓冲器的第三界面。
76.根据一示例性实施例，控制逻辑配置为控制输入缓冲器接收直接通过第三界面从输出缓冲器传输来的数据并且将数据输出至数据线以写入到第二存储位置而无需将数据传输至外部控制器。
77.在本发明的一些实施例中，描述了一种将数据复制在存储器件中而无需将数据传输到存储器控制器中的方法。方法将包括，但不限于，从存储器控制器接收复制命令、源地址和目标地址，其中，源地址和目标地址对应于存储器件中的位置；响应于复制命令，在源地址执行读取操作以获得数据；在执行读取操作之后，通过数据线将数据传输至输出缓冲器；响应于输出缓冲器接收数据，将数据存储在输出缓冲器中；通过数据线将存储在输出缓冲器中的数据传输至目标地址；以及响应于传输存储在输出缓冲器中的数据，将数据写在目标地址处。
78.根据一示例性实施例，接收基于所述存储器件的特殊读取输入接收到的至少一个第一预定二进制值和存储器件的特殊写入输入接收到的第二预定二进制值确定的复制命令，并且第一预定二进制值与第二预定二进制值相同或不同。
79.根据一示例性实施例，方法还包括响应于接收激活命令初始化常规读取程序，并且特殊读取输入不是第一预定二进制值，或者包括响应于接收激活命令初始化对应于复制命令的复制程序，并且特殊读取输入是第一预定二进制值。
80.根据一示例性实施例，对应于复制命令的复制程序包括常规读取程序和常规写入程序，其中，常规读取程序包括从源地址进行读取，并且常规写入程序包括写入到目标地址。
81.根据一示例性实施例，在执行读取操作后通过数据线将数据传输至输出缓冲器将会包括响应于特殊读取输入已接收到第一预定二进制值，通过连接至数据线的第一界面从源地址将数据传输至输出缓冲器。
82.根据一示例性实施例，通过数据线将存储在输出缓冲器中的数据传输至目标地址将会包括响应于特殊写入输入接收第二预定二进制值，将数据从输出缓冲器直接传输回数据线以被写入到目标地址中而非被存储器控制器接收。
83.根据一示例性实施例，输出缓冲器包括连接至数据线的第一界面、连接至写驱动器的第二界面和第三界面，并且将存储在输出缓冲器中的数据通过数据线传输至目标地址将会包括将存储在输出缓冲器中的数据通过第三界面直接传输至输入缓冲器，将数据存储在输入缓冲器中，以及将数据从输入缓冲器传输至目标地址。
84.根据一示例性实施例，将存储在输出缓冲器中的数据通过第三界面直接传输至输入缓冲器还会包括从输入缓冲器将数据传输至不具有被存储器控制器读取的数据的输入缓冲器。
85.在本发明的一些实施例中，提供一种电子器件。电子器件包括控制器；和存储器件，电连接至控制器，其中，存储器件包括命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置，而无需将数据传输至控制器；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为通过相同数据线从第一存储位置接收要传
输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中，而无需将数据传输至控制器。
86.根据一示例性实施例中，由于基于特殊读取输入接收到的至少一个第一预定二进制值和特殊写入输入接收到的第二预定二进制值确定复制命令，命令解码器包括特殊读取输入和特殊写入输入。第一预定二进制值可以与第二预定二进制值相同或不同。
87.根据一示例性实施例中，由于响应于特殊读取输入接收第一预定二进制值输出缓冲器数据，输出缓冲器包括连接至数据线的第一界面和连接至读驱动器的第二界面，并且输出缓冲器配置为将数据直接输出回数据线以将数据写入到第二存储位置中而非被控制器接收。
88.根据一示例性实施例中，电子器件还会包括输入缓冲器，输入缓冲器包括连接至数据线的第一界面、连接至写驱动器的第二界面和连接至输出缓冲器的第三界面，并且输入缓冲器配置为直接通过第三界面接收从输出缓冲器传输的数据，以便将数据输出至数据线以被写入到第二存储位置中，而无需将数据传输至控制器。
89.除非明确说明，本技术所公开的实施例的详细说明中使用的元件、行为或指令都不应该解释为本发明的绝对范围或本质。同样地，如本文所使用的，“一”、“一种”都可以包括一个或多个项目。如果本意是只有一个项目，则将会使用术语“单个”或类似的语言。此外，如本文所用，其后跟随多个项目和/或多个项目种类的列表的术语
“…
中的任何”意在包括
“…
中的任何”、
“…
中的任何组合”、
“…
中的任何多个”和/或“项目和/或项目种类中的多个的任何组合，单独地或与其他项目和/或其他项目种类并用”。此外，如本文所用，术语“组”意在包括项目的任何数量，包括零。此外，如本文所用，术语“数量”意在包括任何数量，包括零。
90.所属领域的技术人员将易于了解，在不脱离本发明的范围或精神的情况下，可以对所公开的实施例的结构做出各种修改和变化。鉴于前述说明，其意图在于本发明覆盖所提供的这个发明的各种修改和变型，它们落入本发明及其同等物的范围。
91.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

技术特征：

1.一种存储器件，包括：命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置；存储器阵列，电连接至所述命令解码器并且包括多个存储位置，所述多个存储位置包括所述第一存储位置和所述第二存储位置；数据线，电连接至所述存储器阵列并且配置为从所述第一存储位置接收通过所述相同数据线要传输到所述第二存储位置的数据；以及输出缓冲器，配置为存储从所述第一存储位置通过所述数据线接收到的所述数据以将所述数据直接写入到所述第二存储位置中。2.根据权利要求1所述的存储器件，其中，由于所述复制命令基于所述特殊读取输入接收到的至少一个第一预定二进制值和所述特殊写入输入接收到的第二预定二进制值确定，所述命令解码器包括所述特殊读取输入和所述特殊写入输入。3.根据权利要求2所述的存储器件，还包括：控制逻辑，配置为：响应于接收激活命令初始化常规读取程序，并且所述特殊读取输入不是所述第一预定二进制值；以及响应于接收所述激活命令初始化对应于所述复制命令的复制程序，并且所述特殊读取输入不是所述第一预定二进制值。4.根据权利要求3所述的存储器件，其中，对应于所述复制命令的所述复制程序包括所述常规读取程序和常规写入程序，其中，所述常规读取程序包括从所述第一存储位置进行读取，并且所述常规写入程序包括写入到所述第二存储位置。5.根据权利要求2所述的存储器件，其中，由于所述数据响应于所述特殊读取输入接收所述第一预定二进制值由所述输出缓冲器接收，输出缓冲器包括连接至所述数据线的第一界面和连接至读驱动器的第二界面。6.根据权利要求5所述的存储器件，其中，所述输出缓冲器配置为存储从所述第一存储位置通过所述数据线接收到的所述数据以将所述数据直接写入到所述第二存储位置中，包括：所述控制逻辑配置为响应于所述特殊写入输入接收所述第二预定二进制值而控制所述输出缓冲器将所述数据直接输出回所述数据线以被写入到所述第二存储位置中而非被所述外部控制器接收。7.根据权利要求1所述的存储器件，还包括：输入缓冲器，包括连接至所述数据线的第一界面、连接至写驱动器的第二界面和连接至所述输出缓冲器的第三界面。8.根据权利要求7所述的存储器件，其中，所述输出缓冲器配置为存储从所述第一存储位置通过所述数据线接收到的所述数据以将所述数据直接写入到所述第二存储位置中，包括：所述控制逻辑配置为控制所述输入缓冲器接收直接通过所述第三界面从所述输出缓冲器传输来的所述数据并且将所述数据输出至所述数据线以写入到所述第二存储位置而无需将所述数据传输至所述外部控制器。
9.一种用于将数据复制至存储器件中的方法，所述方法包括：从所述存储器控制器接收复制命令、源地址和目标地址，其中，所述源地址和所述目标地址对应于所述存储器件中的位置；响应于接收所述复制命令在所述源地址执行读取操作以获得所述数据；在执行所述读取操作后，将所述数据通过数据线传输至输出缓冲器；响应于所述输出缓冲器接收所述数据，将所述数据存储于所述输出缓冲器中；将存储在所述输出缓冲器中的所述数据通过所述数据线传输至所述目标地址；以及响应于传输存储在所述输出缓冲器中的所述数据，将所述数据写在所述目标地址。10.一种电子器件，包括：控制器；以及存储器件，电连接至所述存储器控制器，所述存储器件包括：命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据复制到第二存储位置；存储器阵列，电连接至所述命令解码器并且包括多个存储位置，所述多个存储位置包括所述第一存储位置和所述第二存储位置；数据线，电连接至所述存储器阵列并且配置为从所述第一存储位置接收通过所述相同数据线要传输到所述第二存储位置的数据；以及输出缓冲器，配置为存储从所述第一存储位置通过所述数据线接收到的所述数据以将所述数据直接写入到所述第二存储位置中。

技术总结

本文描述一种存储器件，包括命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置，而无需将数据传输至外部控制器；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为从第一存储位置接收通过相同数据线要传输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中，而无需将数据传输至外部控制器。本发明的实施例还涉及用于将数据复制在存储器件中的方法及电子器件。在存储器件中的方法及电子器件。在存储器件中的方法及电子器件。