命令控制电路及方法、命令译码电路、设备与流程

阅读：评论：0

1.本公开涉及集成电路技术领域，具体而言，涉及一种命令控制电路、命令控制方法、命令译码电路、电子设备。

背景技术：

2.第五代双倍速率同步动态随机存取存储器(double data rate fifth-generation synchronous dynamic random-access memory，ddr5sdram)是一种高带宽电脑存储器。
3.ddr5中通常包含两种类型的命令：单周期命令和双周期命令。适用于双周期命令的译码结构，对于单周期命令而言，在第二周期无命令的情况下，依然会进行译码，从而造成了资源浪费。
4.需要说明的是，在上述背景技术部分公开的信号仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信号。

技术实现要素：

5.本公开的目的在于提供一种命令控制电路、命令控制方法、命令译码电路、电子设备，以提供一种在执行命令译码过程中减少资源浪费的方法。
6.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
7.根据本公开的第一方面，提供一种命令控制电路，包括：
8.第一锁存器，用于在第一时钟时，锁存第一周期信号；
9.命令控制模块，用于根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。
10.在本公开的一些实施例中，所述命令控制模块，用于在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。
11.在本公开的一些实施例中，锁存的所述第一周期信号包括：片选锁存信号、第一总线锁存信号和第二总线锁存信号。
12.在本公开的一些实施例中，所述命令控制模块，用于在所述片选锁存信号为低电平、所述第一总线锁存信号和所述第二总线锁存信号为高电平时，关闭所述第二周期信号的锁存功能。
13.在本公开的一些实施例中，所述命令控制模块，用于在所述片选锁存信号、所述第一总线锁存信号和所述第二总线锁存信号均为低电平时，开启所述第二周期信号的锁存功能。
14.在本公开的一些实施例中，所述命令控制模块，用于在所述片选锁存信号和所述第一总线锁存信号为低电平、所述第二总线锁存信号为高电平时，开启所述第二周期信号
的锁存功能。
15.在本公开的一些实施例中，所述命令控制模块，用于在所述片选锁存信号为低电平、所述第一总线锁存信号为高电平、所述第二总线锁存信号为低电平时，开启所述第二周期信号的锁存功能。
16.在本公开的一些实施例中，所述命令控制模块包括与门、与非门和非门；其中，
17.所述与门的输入端接入所述片选锁存信号、所述第一总线锁存信号和所述第二总线锁存信号，所述非门设置在接入所述片选锁存信号的线路上；
18.所述与非门的输入端接入的是所述与门的输出端和当前时钟下的片选信号，所述与非门的输出端连接第二锁存器。
19.在本公开的一些实施例中，所述第二锁存器为所述第一锁存器。
20.在本公开的一些实施例中，所述第二锁存器为地址锁存器、命令锁存器、阵列锁存器中的一个或多个。
21.根据本公开的第二方面，提供一种命令控制方法，包括：
22.在第一时钟时，锁存第一周期信号；
23.根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。
24.在本公开的一些实施例中，根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭包括：
25.在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；
26.在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。
27.在本公开的一些实施例中，锁存的所述第一周期信号包括：片选锁存信号、第一总线锁存信号和第二总线锁存信号。
28.根据本公开的第三方面，提供一种命令译码电路，包括上述的命令控制电路和命令译码器；其中，
29.所述命令控制电路的第一锁存器的输出端与所述命令译码器的输入端相连。
30.根据本公开的第四方面，提供一种电子设备，包括上述的命令控制电路。
31.本公开提供的技术方案可以包括以下有益效果：
32.本公开示例性实施方式提供的命令控制电路，用于根据第二时钟下的片选信号和锁存的第一周期信号，以在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。从而可以达到对于双周期命令而言，在第二时钟时，继续执行锁存及其之后的译码等功能；另外，可以达到对于单周期命令而言，在第二时钟时，则可以关闭锁存功能，从而可以在执行单周期命令时，避免不必要的浪费，达到节约成本降低能耗的目的。
33.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
34.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开
的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
35.图1示意性示出了根据本公开的示例性实施方式的一种ddr5的命令真值表；
36.图2示意性示出了根据本公开的示例性实施方式的一种命令控制电路的方框图；
37.图3示意性示出了根据本公开的示例性实施方式的一种命令控制电路中命令控制模块的结构示意图；
38.图4示意性示出了根据本公开的示例性实施方式的一种命令控制电路的结构示意图；
39.图5示意性示出了根据本公开的示例性实施例的一种命令控制方法的流程图；
40.图6示意性示出了根据本公开的示例性实施例的一种命令译码电路的结构示意图。
具体实施方式
41.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
42.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
43.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
44.ddr5是第五代ddr sdram的简称，ddr sdram是英文double data rate sdram的缩写，中文译为双倍速率sdram，而sdram又是synchronous dynamic random access memory的缩写，译为同步动态随机存取存储器，同步对象是系统时钟频率。因此，组合起来而言，ddr5就是第五代双倍速率同步动态随机存取存储器的意思。
45.ddr5是内存技术史上第一次将命令和地址信号合成一条ca总线，对比ddr4及以前的内存产品中命令和地址信号管脚的各自独立特性，ddr5的解析方式有很大的区别。具体来说，ddr4及以前的内存产品在工作时，在片选信号有效的前提下，上升沿来临时，dram命令接收器将采样所有命令信号，来解析当前的命令，并根据需要采样地址信号来获取地址信号，这意味着所有操作可以在一个时钟周期完成。而ddr5由于采用了ca总线，很多命令需要两个时钟周期才能完成，即在第一个上升沿来临之时，先采样ca信号来解析命令，再在第二个上升沿来临之时，采样另一个ca信号来解析地址。
46.参照图1，示出了ddr5的命令真值表(该表摘自ddr5 full spec draft rev0.1)，其中，区域一101中展示的是双周期命令，区域二102中展示的是单周期命令。对于ddr5而
言，总线管脚ca pins总共有14个：ca0-ca13，其中，ca0和ca1用于区分第一周期命令和第二周期命令。从图中可以看出，ca0和ca1均为高电平h的命令均为单周期命令，其它情况则为双周期命令。
47.图1中，cs_n代表的是片选信号，对于双周期命令而言，当cs_n为低电平l的时候，解析命令，即完成第一周期指令；当cs_n为高电平h的时候，解析地址，即完成第二周期指令。对于单周期命令而言，只在当cs_n为低电平l的时候，解析完成所有命令，当cs_n为高电平h的时候，会执行deselect命令，即不作任何解析工作，因此，对于单周期命令而言，在cs_n为高电平h的时候，即第二周期情况下，处于不工作状态，如果依然执行解析工作，则会造成资源的浪费，功耗增大。
48.基于此，本公开示例性实施方式提供了一种命令控制电路，可以用于单周期命令和双周期命令两种类型的命令，且还可以达到减小功耗的目的，需要说明的是，本公开示例性实施方式提供的命令控制电路，不仅适用于ddr5存储器，还可用于其他的具有单周期命令和/或双周期命令的存储器中，本公开示例性实施方式对于具体的使用范围不作特殊限定。
49.参照图2，该命令控制电路200包括：第一锁存器220和命令控制模块240；其中，
50.第一锁存器220，用于在第一时钟时，锁存第一周期信号；
51.命令控制模块240，用于根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。
52.在实际应用中，对命令的译码通常是在对命令中信号的锁存开始的，在第一时钟时，对命令中的信号进行锁存；在第二时钟时，对锁存的信号进行译码。因此，本公开示例性实施方式中，所述的第一时钟就是对命令中的信号进行锁存，获得第一周期信号。
53.其中，对于双周期命令而言，该第一周期信号就是图1中，cs_n为低电平l的时候获取的信号；对于单周期命令而言，该第一周期信号就是图1中，cs_n为低电平l的时候获取的信号，本质也就是单周期命令中的信号。
54.在实际应用中，该第一锁存器为命令锁存器，主要是对命令中的信号进行锁存，其中所锁存的信号包括片选锁存信号cs_n_d、多个总线锁存信号等。
55.本公开示例性实施方式中，所锁存的第一周期信号主要包括片选锁存信号cs_n_d、第一总线锁存信号ca0_d和第二总线锁存信号ca1_d。
56.在第二时钟下，片选信号cs_n为高电平h信号，此时采集双周期命令的第二周期信号，单周期命令执行deselect命令。本公开示例性实施方式提供的命令控制电路中的命令控制模块240主要是用于根据第二时钟下的片选信号和锁存的第一周期信号，以在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。从而可以达到对于双周期命令而言，在第二时钟时，继续执行锁存及其之后的译码等功能；另外，可以达到对于单周期命令而言，在第二时钟时，则可以关闭锁存功能，从而可以在执行单周期命令时，避免不必要的浪费，达到节约成本降低能耗的目的。
57.本公开示例性实施方式以图1中所示的ddr5的命令真值表为例对具体的信号电平进行说明如下：
58.所述命令控制模块240，用于在所述片选锁存信号cs_n_d为低电平0、所述第一总
线锁存信号ca0_d和所述第二总线锁存信号ca1_d为高电平1时，此时说明命令为单周期命令，则关闭所述第二周期信号的锁存功能。
59.所述命令控制模块240，用于在所述片选锁存信号cs_n_d、所述第一总线锁存信号ca0_d和所述第二总线锁存信号ca1_d均为低电平0时，此时说明命令为双周期命令，则开启所述第二周期信号的锁存功能。
60.所述命令控制模块240，用于在所述片选锁存信号cs_n_d和所述第一总线锁存信号ca0_d为低电平0、所述第二总线锁存信号ca1_d为高电平1时，此时说明命令为双周期命令，则开启所述第二周期信号的锁存功能。
61.所述命令控制模块240，还用于在所述片选锁存信号cs_n_d为低电平0、所述第一总线锁存信号ca0_d为高电平1、所述第二总线锁存信号ca1_d为低电平0时，此时说明命令为双周期命令，则开启所述第二周期信号的锁存功能。其中，第二周期信号的锁存功能指的就是在第二时钟下的锁存功能。该在第二时钟下的锁存功能包括命令锁存功能、地址锁存功能和阵列锁存功能中的一种或多种。
62.需要说明的是，随着产品的发展，命令真值表可能会发生变化，因此，上述的片选锁存信号cs_n_d、第一总线锁存信号ca0_d和第二总线锁存信号ca1_d究竟为低电平0还是高电平1，则需要根据实际的命令真值表进行调整变化，本公开示例性实施方式对此不作特殊限定。
63.本公开示例性实施方式以图3所示的一种电路结构来确定命令控制模块，在实际应用中，命令控制模块的实现方式不限于图3所示的结构，任何可以实现上述功能的实现方式均落入本公开的保护范围之内。
64.参照图3，本公开示例性实施方式提供的命令控制模块240包括与门301、与非门303和非门305；其中，该命令控制模块240为锁存器和译码器在高使能场景下的结构，对于低使能场景下的结构可以参照设置，此处不再一一赘述。
65.所述与门301的输入端接入片选锁存信号cs_n_d、第一总线锁存信号ca0_d和第二总线锁存信号ca1_d；所述非门305设置在接入所述片选锁存信号cs_n_d的线路上，用于对片选锁存信号cs_n_d取非。
66.所述与非门303的输入端接入的是所述与门301的输出端和当前时钟下的片选信号cs_n，所述与非门303的输出端连接第二锁存器。
67.在实际应用中，如果所述片选锁存信号cs_n_d为低电平0，取非后为高电平1，所述第一总线锁存信号ca0_d和所述第二总线锁存信号ca1_d为高电平1，此时，这三个信号通过与门301后输出高电平1，如果当前时钟为第一时钟，则在第一时钟下的片选信号cs_n为低电平0，与门301输出的高电平1和第一时钟下的片选信号cs_n低电平0通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以正常获取第一周期信号。
68.而如果当前时钟为第二时钟，则在第二时钟下的片选信号cs_n为高电平1，与门301输出的高电平1和第二时钟下的片选信号cs_n高电平1通过与非门303后，获得低电平0，在高电平使能的情况下，此时，可以关闭第二周期信号的锁存功能，适用于单周期命令。
69.在实际应用中，如果所述片选锁存信号cs_n_d为低电平0，取非后为高电平1，所述第一总线锁存信号ca0_d和所述第二总线锁存信号ca1_d为低电平0，此时，这三个信号通过与门301后输出低电平0，如果当前时钟为第一时钟，则在第一时钟下的片选信号cs_n为低
电平0，与门301输出的低电平0和第一时钟下的片选信号cs_n低电平0通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以正常获取第一周期信号。
70.而如果当前时钟为第二时钟，则在第二时钟下的片选信号cs_n为高电平1，与门301输出的低电平0和第二时钟下的片选信号cs_n高电平1通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以开启第二周期信号的锁存功能，适用于双周期命令。
71.在实际应用中，如果所述片选锁存信号cs_n_d为低电平0，取非后为高电平1，所述第一总线锁存信号ca0_d为低电平0，所述第二总线锁存信号ca1_d为高电平1，此时，这三个信号通过与门301后输出低电平0，如果当前时钟为第一时钟，则在第一时钟下的片选信号cs_n为低电平0，与门301输出的低电平0和第一时钟下的片选信号cs_n低电平0通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以正常获取第一周期信号。
72.而如果当前时钟为第二时钟，则在第二时钟下的片选信号cs_n为高电平1，与门301输出的低电平0和第二时钟下的片选信号cs_n高电平1通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以开启第二周期信号的锁存功能，适用于双周期命令。
73.在实际应用中，如果所述片选锁存信号cs_n_d为低电平0，取非后为高电平1，所述第一总线锁存信号ca0_d为高电平1，所述第二总线锁存信号ca1_d为低电平0，此时，这三个信号通过与门301后输出低电平0，如果当前时钟为第一时钟，则在第一时钟下的片选信号cs_n为低电平0，与门301输出的低电平0和第一时钟下的片选信号cs_n低电平0通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以正常获取第一周期信号。
74.而如果当前时钟为第二时钟，则在第二时钟下的片选信号cs_n为高电平1，与门301输出的低电平0和第二时钟下的片选信号cs_n高电平1通过与非门303后，获得高电平1，在高电平使能的情况下，此时，可以开启第二周期信号的锁存功能，适用于双周期命令。
75.由此可见，本公开示例性实施方式提供的命令控制模块240在高使能场景下，满足根据单周期命令和双周期命令关闭或开启第二周期信号的锁存功能的要求，可以实现本公开中的在单周期命令中关闭第二周期信号锁存功能的目的，具有节省功耗，节约资源的作用。
76.参照图4，示出了本公开示例性实施方式提供的一种命令控制电路的结构示意图，其中，命令控制模块240的输出端与第二锁存器的使能端连接，用于控制第二锁存器的开启或关闭。
77.在实际应用中，第二锁存器可以是命令锁存器411、阵列锁存器412和地址锁存器413中的一个或多个。另外，第二锁存器还可以是第一锁存器220，即在第一时钟时，命令控制模块240用于从第一锁存器220中获取第一周期信号，在第二时钟时，命令控制模块240则控制第一锁存器220开启或关闭。此处的第一锁存器220为命令锁存器。
78.本公开示例性实施方式还提供了一种命令控制方法。参照图5，该命令控制方法具体可以包括以下步骤：
79.步骤s52、在第一时钟时，锁存第一周期信号；
80.步骤s54、根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。
81.在本公开的一些实施例中，根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭包括：在单周期命令的情况下，在所述第二时
钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。
82.在本公开的一些实施例中，锁存的所述第一周期信号包括：片选锁存信号、第一总线锁存信号和第二总线锁存信号。
83.本公开示例性实施方式提供的命令控制方法，通过锁存的第一周期信号即可对单周期命令和双周期命令进行判断，再结合第二时钟下的片选信号，控制第二周期信号的锁存功能开启或关闭，可以达到在执行双周期命令时开启第二周期信号的锁存功能，在执行单周期命令时关闭第二周期信号的锁存功能的目的。从而可以在执行单周期命令时节约功耗，减少不必要的资源浪费，提高资源的利用率。
84.上述命令控制方法中各个步骤的具体细节已经在对应的命令控制电路中进行了详细的描述，因此此处不再赘述。
85.参照图6，本公开示例性实施方式还提供了一种命令译码电路，该命令译码电路包括命令译码器610和上述的命令控制电路，该命令控制电路中第一锁存器的输出端与命令译码器的输入端相连，命令译码器用于对第一锁存器输出的地址信号进行译码。
86.在本公开示例性实施方式中，命令译码电路中的命令控制电路的具体结构形式已经在上述实施方式中进行了详细描述，因此此处不再赘述。
87.本公开示例性实施方式还提供了一种电子设备，该电子设备包括上述的命令控制电路，其中，命令控制电路的具体结构细节已经在上述实施方式中进行了详细说明，此处不再赘述。
88.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，dvd)、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。本公开实施例中，计算机可以包括前面所述的装置。
89.尽管在此结合各实施例对本公开进行了描述，然而，在实施所要求保护的本公开过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
90.尽管结合具体特征及其实施例对本公开进行了描述，显而易见的，在不脱离本公开的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明，且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本公开进行各种改动和变型而不
脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

技术特征：

1.一种命令控制电路，其特征在于，包括：第一锁存器，用于在第一时钟时，锁存第一周期信号；命令控制模块，用于根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。2.根据权利要求1所述的命令控制电路，其特征在于，所述命令控制模块，用于在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。3.根据权利要求2所述的命令控制电路，其特征在于，锁存的所述第一周期信号包括：片选锁存信号、第一总线锁存信号和第二总线锁存信号。4.根据权利要求3所述的命令控制电路，其特征在于，所述命令控制模块，用于在所述片选锁存信号为低电平、所述第一总线锁存信号和所述第二总线锁存信号为高电平时，关闭所述第二周期信号的锁存功能。5.根据权利要求3所述的命令控制电路，其特征在于，所述命令控制模块，用于在所述片选锁存信号、所述第一总线锁存信号和所述第二总线锁存信号均为低电平时，开启所述第二周期信号的锁存功能。6.根据权利要求3所述的命令控制电路，其特征在于，所述命令控制模块，用于在所述片选锁存信号和所述第一总线锁存信号为低电平、所述第二总线锁存信号为高电平时，开启所述第二周期信号的锁存功能。7.根据权利要求3所述的命令控制电路，其特征在于，所述命令控制模块，用于在所述片选锁存信号为低电平、所述第一总线锁存信号为高电平、所述第二总线锁存信号为低电平时，开启所述第二周期信号的锁存功能。8.根据权利要求3-7中任一项所述的命令控制电路，其特征在于，所述命令控制模块包括与门、与非门和非门；其中，所述与门的输入端接入所述片选锁存信号、所述第一总线锁存信号和所述第二总线锁存信号，所述非门设置在接入所述片选锁存信号的线路上；所述与非门的输入端接入的是所述与门的输出端和当前时钟下的片选信号，所述与非门的输出端连接第二锁存器。9.根据权利要求8所述的命令控制电路，其特征在于，所述第二锁存器为所述第一锁存器。10.根据权利要求9所述的命令控制电路，其特征在于，所述第二锁存器为地址锁存器、命令锁存器、阵列锁存器中的一个或多个。11.一种命令控制方法，其特征在于，包括：在第一时钟时，锁存第一周期信号；根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。12.根据权利要求11所述的命令控制方法，其特征在于，根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭包括：在单周期命令的情况下，在所述第二时钟时，关闭所述第二周期信号的锁存功能；在双周期命令的情况下，在所述第二时钟时，开启所述第二周期信号的锁存功能。
13.根据权利要求11或12所述的命令控制方法，其特征在于，锁存的所述第一周期信号包括：片选锁存信号、第一总线锁存信号和第二总线锁存信号。14.一种命令译码电路，其特征在于，包括如权利要求1-10中任一项所述的命令控制电路和命令译码器；其中，所述命令控制电路的第一锁存器的输出端与所述命令译码器的输入端相连。15.一种电子设备，其特征在于，包括如权利要求1-10中任一项所述的命令控制电路。

技术总结

本公开是关于一种命令控制电路、命令控制方法、命令译码电路、电子设备，涉及集成电路技术领域。该命令控制电路包括：第一锁存器，用于在第一时钟时，锁存第一周期信号；命令控制模块，用于根据第二时钟下的片选信号和锁存的所述第一周期信号，控制第二周期信号的锁存功能开启或关闭。本公开提供一种在执行命令译码过程中减少资源浪费的方法。程中减少资源浪费的方法。程中减少资源浪费的方法。