半导体
存储器设备和
操作该半导体存储器设备的方法
1.相关申请的交叉引用
2.本技术要求于2021年5月17日在韩国知识产权局提交的韩国专利申请号10-2021-0063708的优先权，该申请的整体公开内容通过引用并入本文。
技术领域
3.本公开的各种实施例总体上涉及电子器件，并且更具体地涉及半导体存储器设备和操作该半导体存储器设备的方法。
背景技术：
4.通常，半导体存储器设备可以具有二维结构(其中串被水平布置在半导体衬底上)或者三维结构(其中串被垂直堆叠在半导体衬底上)。三维半导体存储器设备可以是被设计为克服二维存储器设备的集成程度限制的半导体存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器
单元。控制器可以控制半导体存储器设备的操作。
技术实现要素：
5.本公开的各种实施例涉及能够提高读取和编程性能的半导体存储器设备、以及操作该半导体存储器设备的方法。
6.本公开的实施例可以提供一种操作半导体存储器设备的方法，该半导体存储器设备被配置为对被选择的存储器单元执行读取操作，该方法包括：在第一读取
电压至第2
n-1读取电压之中确定要在读取操作中使用的读取电压；向连接到被选择的存储器单元的被选择的字线施加所确定的读取电压；以及基于所确定的读取电压是否是第一读取电压，向未被选择的字线施加读取通过电压。这里，n可以是2或更大的自然数。
7.在一个实施例中，基于所确定的读取电压是否是第一读取电压来向未被选择的字线施加读取通过电压可以包括：响应于确定所确定的读取电压是第一读取电压：向未被选择的字线之中与被选择的字线不相邻的字线施加第一读取通过电压；以及向未被选择的字线之中与被选择的字线相邻的字线施加第二读取通过电压，第二读取通过电压大于第一读取通过电压。
8.在一个实施例中，基于所确定的读取电压是否是第一读取电压来向未被选择的字线施加读取通过电压可以包括：响应于确定所确定的读取电压不是第一读取电压，向未被选择的字线施加第一读取通过电压。
9.在一个实施例中，该方法还可以包括向连接到被选择的存储器单元的位线施加预充电电压。
10.在一个实施例中，第一读取电压可以是用于确定被选择的存储器单元处于擦除状态还是第一编程状态的读取电压。
11.本公开的实施例可以提供一种操作半导体存储器设备的方法，该半导体存储器设备被配置为对被选择的存储器单元执行读取操作。该方法可以包括：在第一读取电压至第2n-1读取电压之中确定要在读取操作中使用的读取电压；以及基于所确定的读取电压是否是第一读取电压，向连接到被选择的存储器单元的位线施加第一预充电电压和第二预充电电压中的任何一个预充电电压，第二预充电电压大于第一预充电电压。这里，变量n可以是2或更大的自然数。
12.在一个实施例中，基于所确定的读取电压是否是第一读取电压，向连接到被选择的存储器单元的位线施加第一预充电电压和大于第一预充电电压的第二预充电电压中的任何一个预充电电压可以包括：响应于确定所确定的读取电压是第一读取电压，向位线施加第一预充电电压。
13.在一个实施例中，该方法还可以包括：向连接到被选择的存储器单元的被选择的字线施加所确定的读取电压；向未被选择的字线之中与被选择的字线不相邻的字线施加第一读取通过电压；以及向未被选择的字线之中与被选择的字线相邻的字线施加第二读取通过电压，第二读取通过电压大于第一读取通过电压。
14.在一个实施例中，基于所确定的读取电压是否是第一读取电压，向连接到被选择的存储器单元的位线施加第一预充电电压和大于第一预充电电压的第二预充电电压中的任何一个预充电电压可以包括：响应于确定所确定的读取电压不是第一读取电压，向位线施加第二预充电电压。
15.在一个实施例中，该方法还可以包括：向连接到被选择的存储器单元的被选择的字线施加所确定的读取电压；以及向未被选择的字线施加第一读取通过电压。
16.本公开的实施例可以提供一种操作半导体存储器设备的方法，该半导体存储器设备被配置为对被选择的存储器单元执行编程操作。编程操作可以包括多个编程循环，并且该多个编程循环中的每个编程循环可以包括编程脉冲施加操作和编程验证操作。编程验证操作可以包括：在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压；向连接到被选择的存储器单元的被选择的字线施加所确定的验证电压；以及基于所确定的验证电压是否是第一验证电压，向未被选择的字线施加读取通过电压。这里，变量n可以是2或更大的自然数。
17.在一个实施例中，基于所确定的验证电压是否是第一验证电压来向未被选择的字线施加读取通过电压可以包括：响应于确定所确定的验证电压是第一验证电压：向未被选择的字线之中与被选择的字线相邻的字线施加第一读取通过电压；以及向未被选择的字线之中与被选择的字线不相邻的字线施加第二读取通过电压，第二读取通过电压大于第一读取通过电压。
18.在一个实施例中，基于所确定的验证电压是否是第一验证电压来向未被选择的字线施加读取通过电压可以包括：响应于确定所确定的验证电压不是第一验证电压，向未被选择的字线施加第二读取通过电压。
19.在一个实施例中，编程验证操作还可以包括向连接到被选择的存储器单元的位线施加预充电电压。
20.在一个实施例中，第一验证电压可以是用于验证要被编程为第一编程状态至第2
n-1编程状态之中的第一编程状态的存储器单元的阈值电压的电压。
21.本公开的实施例可以提供一种操作半导体存储器设备的方法，该半导体存储器设备被配置为对被选择的存储器单元执行编程操作。编程操作可以包括多个编程循环，并且
该多个编程循环中的每个编程循环包括编程脉冲施加操作和编程验证操作。编程验证操作可以包括：在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压；以及基于所确定的验证电压是否是第一验证电压，向连接到被选择的存储器单元的位线施加第一预充电电压和第二预充电电压中的任何一个预充电电压，第二预充电电压大于第一预充电电压。变量n可以是2或更大的自然数。
22.在一个实施例中，基于所确定的验证电压是否是第一验证电压，向连接到被选择的存储器单元的位线施加第一预充电电压和大于第一预充电电压的第二预充电电压中的任何一个预充电电压可以包括：响应于确定所确定的验证电压是第一验证电压，向位线施加第二预充电电压。
23.在一个实施例中，基于所确定的验证电压是否是第一验证电压，向连接到被选择的存储器单元的位线施加第一预充电电压和大于第一预充电电压的第二预充电电压中的任何一个预充电电压可以包括：响应于确定所确定的验证电压不是第一验证电压，向位线施加第一预充电电压。
24.在一个实施例中，编程验证操作可以包括：向连接到被选择的存储器单元的被选择的字线施加所确定的验证电压；以及向未被选择的字线施加读取通过电压。
附图说明
25.图1是图示依照本公开的一个实施例的包括半导体存储器设备和控制器的存储器系统的框图。
26.图2是图示图1的半导体存储器设备的框图。
27.图3是图示图2的存储器单元阵列的一个实施例的图。
28.图4是图示依照本公开的一个实施例的图3的存储器块blk1至blkz中的任何一个存储器块blka的电路图。
29.图5是图示依照本公开的一个实施例的图3的存储器块blk1至blkz中的任何一个存储器块blkb的电路图。
30.图6是图示依照本公开的一个实施例的图2的存储器单元阵列110中包括的存储器块blk1至blkz中的任何一个存储器块blkc的电路图。
31.图7是用于描述由存储器单元阵列中包括的存储器单元形成的页和单元串的图。
32.图8是图示多级单元(mlc)的阈值电压分布的图表。
33.图9是用于说明性地描述依照本公开的一个实施例的操作半导体存储器设备的方法的时序图。
34.图10是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。
35.图11是用于描述依照本公开的一个实施例的第一读取通过电压和第二读取通过电压的图表。
36.图12a和图12b是用于描述根据图10操作半导体存储器设备的方法的时序图。
37.图13是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。
38.图14a和图14b是用于描述根据图13操作半导体存储器设备的方法的时序图。
39.图15是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。
40.图16a和图16b是用于描述根据图15操作半导体存储器设备的方法的时序图。
41.图17是用于描述半导体存储器设备的编程操作中包括的多个编程循环的图。
42.图18是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。
43.图19a和图19b是用于描述根据图18操作半导体存储器设备的方法的时序图。
44.图20是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。
45.图21a和图21b是用于描述根据图20操作半导体存储器设备的方法的时序图。
46.图22是图示图1所示的控制器的一个示例的框图。
47.图23是图示图22的存储器系统的一个应用示例的框图。
48.图24是图示包括参考图23描述的存储器系统的计算系统的框图。
具体实施方式
49.本说明书或申请中所介绍的本公开的实施例中的具体结构或功能描述仅用于描述本发明的实施例。这些描述不应当被解释为限于说明书或申请中描述的实施例。
50.图1是图示依照本公开的一个实施例的存储器系统1000的框图，存储器系统1000包括半导体存储器设备100和控制器200。
51.参考图1，存储器系统1000可以包括半导体存储器设备100和控制器200。存储器系统1000可以与主机300通信。控制器200可以控制半导体存储器设备100的整体操作。控制器200可以基于从主机300接收的命令来控制半导体存储器设备100的操作。
52.图2是图示图1的半导体存储器设备100的框图。
53.参考图2，半导体存储器设备100包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140和电压生成器150。
54.存储器单元阵列110包括多个存储器块blk1至blkz。存储器块blk1至blkz可以通过字线wl连接到地址解码器120。存储器块blk1至blkz可以通过位线bl1至blm连接到读取/写入电路130。存储器块blk1至blkz中的每个存储器块包括多个存储器单元。在一个实施例中，存储器单元可以是非易失性存储器单元，并且由具有垂直通道结构的非易失性存储器单元形成。存储器单元阵列110可以被形成为具有二维结构。在一个实施例中，存储器单元阵列110可以被形成为具有三维结构。存储器单元阵列中包括的存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的存储器单元中的每个存储器单元可以是单级单元(slc)，slc可以存储1位数据。在一个实施例中，存储器单元阵列110中包括的存储器单元中的每个存储器单元可以是多级单元(mlc)，mlc可以存储2位数据。在一个实施例中，存储器单元阵列110中包括的存储器单元中的每个存储器单元可以是三级单元(tlc)，tlc存储3位数据。在一个实施例中，存储器单元阵列110中包括的存储器单元中的每个存储器单元可以是四级单元(qlc)，qlc存储4位数据。在各种实施例中，存储器单元阵列110可以包括多个存储器单元，该多个存储器单元中的每个存储器单元可以存储5位或更多位数据。
55.地址解码器120、读取/写入电路130和电压生成器150可以作为用于驱动存储器单元阵列110的外围电路进行操作。地址解码器120可以通过字线wl连接到存储器单元阵列110。地址解码器120可以在控制逻辑140的控制下操作。地址解码器120可以通过设置在半导体存储器设备100中的输入/输出缓冲器(未示出)来接收地址。
56.地址解码器120可以对所接收的地址之中的块地址进行解码。地址解码器120可以
基于解码的块地址来选择至少一个存储器块。当读取电压施加操作在读取操作期间被执行时，地址解码器120可以向被选择的存储器块的被选择的字线施加从电压生成器150生成的读取电压v
read
，并且向其他未被选择的字线施加通过电压v
pass
。在编程验证操作期间，地址解码器120可以向被选择的存储器块的被选择的字线施加从电压生成器150生成的验证电压，并且向其他未被选择的字线施加通过电压v
pass
。
57.地址解码器120可以对所接收的地址之中的列地址进行解码。地址解码器120可以将解码的列地址传输到读取/写入电路130。
58.半导体存储器设备100的读取操作或编程操作可以基于页来执行。在针对读取或编程操作的请求中接收的地址可以包括块地址、行地址和列地址。地址解码器120可以基于块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器120解码，并且被提供给读取/写入电路130。
59.地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
60.读取/写入电路130包括多个页缓冲器pb1至pbm。读取/写入电路130在存储器单元阵列110的读取操作期间可以作为读取电路进行操作，并且在写入操作期间可以作为写入电路进行操作。页缓冲器pb1至pbm通过位线bl1至blm连接到存储器单元阵列110。在读取操作或编程验证操作期间，为了感测存储器单元的阈值电压，页缓冲器pb1至pbm可以连续地向连接到存储器单元的位线供应感测电流，并且每个页缓冲器可以通过感测节点来感测依赖于对应存储器单元的编程状态的流动电流的量的改变，并且将该改变锁存为感测数据。读取/写入电路130可以响应于从控制逻辑140输出的页缓冲器控制信号而操作。
61.在读取操作期间，读取/写入电路130可以感测存储器单元的数据并且临时存储读出的数据，并且然后将数据data输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，除了页缓冲器(或页寄存器)之外，读取/写入电路130还可以包括列选择电路等。
62.控制逻辑140连接到地址解码器120、读取/写入电路130和电压生成器150。控制逻辑140可以通过半导体存储器设备100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140可以响应于控制信号ctrl而控制半导体存储器设备100的整体操作。控制逻辑140可以输出用于控制多个页缓冲器pb1至pbm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130执行对存储器单元阵列110的读取操作。控制逻辑140可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑140可以是依照算法进行操作的控制逻辑电路、和/或执行控制逻辑代码的处理器。
63.响应于从控制逻辑140输出的控制信号，电压生成器150可以在读取操作期间生成读取电压v
read
和通过电压v
pass
。为了生成具有各种电压电平的多个电压，电压生成器150可以包括被配置为接收内部电源电压的多个泵浦电容器，并且可以通过在控制逻辑140的控制下选择性地启用该多个泵浦电容器来生成多个电压。如上所述，电压生成器150可以包括电荷泵。电荷泵可以包括上述多个泵浦电容器。电压生成器150中包括的电荷泵的详细配置可以根据需要以各种方式来设计。
64.地址解码器120、读取/写入电路130和电压生成器150可以用作用于对存储器单元阵列110执行读取操作、写入操作或擦除操作的外围电路。外围电路可以在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作或擦除操作。
65.图3是图示图2的存储器单元阵列110的一个实施例的图。
66.参考图3，存储器单元阵列110可以包括多个存储器块blk1至blkz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元。存储器单元被布置在+x方向、+y方向和+z方向上。每个存储器块的结构将参考图4和图5更详细地描述。
67.图4是图示图3的存储器块blk1至blkz中的任何一个存储器块blka的电路图。
68.参考图4，存储器块blka可以包括多个单元串cs11至cs1m和cs21至cs2m。在一个实施例中，单元串cs11至cs1m和cs21至cs2m中的每个单元串可以形成为
‘
u’形。在存储器块blka中，m个单元串可以布置在行方向(即，+x方向)上。在图4中，两个单元串被图示为布置在列方向(即，+y方向)上。然而，该图示仅为了描述方便，并且将理解，在列方向上可以布置三个或更多单元串。
69.多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
70.选择晶体管sst和dst以及存储器单元mc1至mcn可以分别具有类似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每一者可以包括通道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供通道层的柱。在一个实施例中，可以在每个单元串中提供柱，该柱用于提供通道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一者。
71.每个单元串的源极选择晶体管sst连接在共用源极线csl与存储器单元mc1至mcp之间。
72.在一个实施例中，布置在相同行中的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同源极选择线。在图4中，第一行中的单元串cs11至cs1m的源极选择晶体管连接到第一源极选择线ssl1。第二行中的单元串cs21至cs2m的源极选择晶体管连接到第二源极选择线ssl2。
73.在一个实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同连接到单个源极选择线。
74.每个单元串中的第一存储器单元mc1至第n存储器单元mcn连接在源极选择晶体管sst与漏极选择晶体管dst之间。
75.第一存储器单元mc1至第n存储器单元mcn可以被划分为：第一存储器单元mc1至第p存储器单元mcp、和第p+1存储器单元mcp+1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp在与+z方向相反的方向上依次布置，并且串联连接在源极选择晶体管sst与管道晶体管pt之间。第p+1存储器单元mcp+1至第n存储器单元mcn在+z方向上依次布置，并且串联连接在管道晶体管pt与漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第p+1存储器单元mcp+1至第n存储器单元mcn通过管道晶体管pt彼此连接。每个单元串的第一存储器单元mc1至第n存储器单元mcn的栅极分别连接到第一字线wl1至第n字线wln。
76.单元串的管道晶体管pt的相应栅极连接到管道线pl。
77.每个单元串的漏极选择晶体管dst连接在对应位线与存储器单元mcp+1至mcn之间。布置在行方向上的单元串的漏极选择晶体管dst可以连接到在行方向上延伸的漏极选
择线。第一行中的单元串cs11至cs1m的漏极选择晶体管连接到第一漏极选择线dsl1。第二行中的单元串cs21至cs2m的漏极选择晶体管连接到第二漏极选择线dsl2。
78.布置在列方向上的单元串可以连接到在列方向上延伸的位线。在图4中，第一列中的单元串cs11和cs21连接到第一位线bl1。第m列中的单元串cs1m和cs2m连接到第m位线blm。
79.布置在行方向上的单元串中连接到相同字线的存储器单元形成单个页。例如，第一行中的单元串cs11至cs1m之中连接到第一字线wl1的存储器单元形成单个页。第二行中的单元串cs21至cs2m之中连接到第一字线wl1的存储器单元形成另一单个页。在漏极选择线dsl1和dsl2中的任何一个漏极选择线被选择的情况下，布置在单个行的方向上的对应单元串可以被选择。在字线wl1至wln中的任何一个字线被选择的情况下，可以从被选择的单元串之中选择对应单个页。
80.在一个实施例中，可以提供偶数位线和奇数位线，来代替第一位线bl1至第m位线blm。布置在行方向上的单元串cs11至cs1m或cs21至cs2m中的第偶数编号的单元串可以连接到相应偶数位线。布置在行方向上的单元串cs11至cs1m或cs21至cs2m中的第奇数编号的单元串可以连接到相应奇数位线。
81.在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作虚设存储器单元。例如，可以提供一个或多个虚设存储器单元，以减小在源极选择晶体管sst与存储器单元mc1至mcp之间的电场。备选地，可以提供一个或多个虚设存储器单元，以减小在漏极选择晶体管dst与存储器单元mcp+1至mcn之间的电场。随着虚设存储器单元的数目的增加，可以提高存储器块blka的操作的可靠性，同时可能增加存储器块blka的尺寸。随着虚设存储器单元的数目的减少，可以减小存储器块blka的尺寸，但是可能降低存储器块blka的操作的可靠性。
82.为了高效地控制至少一个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需要的阈值电压。在对存储器块blka执行擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。在已经执行编程操作之后执行擦除操作的情况下，通过控制要施加到与相应虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需要的阈值电压。
83.图5是图示依照本公开的一个实施例的图3的存储器块blk1至blkz中的任何一个存储器块blkb的电路图。
84.参考图5，存储器块blkb可以包括多个单元串cs11'至cs1m'和cs21'至cs2m'。单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串在+z方向上延伸。单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串可以包括堆叠在衬底(未示出)上的：至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、和至少一个漏极选择晶体管dst，该衬底设置在存储器块blkb的下部部分中。
85.每个单元串的源极选择晶体管sst连接在共用源极线csl与存储器单元mc1至mcn之间。布置在相同行中的单元串的源极选择晶体管连接到相同源极选择线。布置在第一行中的单元串cs11'至cs1m'的源极选择晶体管可以连接到第一源极选择线ssl1。布置在第二行中的单元串cs21'至cs2m'的源极选择晶体管可以连接到第二源极选择线ssl2。在一个实施例中，单元串cs11'至cs1m'和cs21'至cs2m'的源极选择晶体管可以共同连接到单个源极
选择线。
86.每个单元串中的第一存储器单元mc1至第n存储器单元mcn串联连接在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn的栅极分别连接到第一字线wl1至第n字线wln。
87.每个单元串的漏极选择晶体管dst连接在对应位线与存储器单元mc1至mcn之间。布置在行方向上的单元串的漏极选择晶体管可以连接到在行方向上延伸的漏极选择线。第一行中的单元串cs11'至cs1m'的漏极选择晶体管连接到第一漏极选择线dsl1。第二行中的单元串cs21'至cs2m'的漏极选择晶体管连接到第二漏极选择线dsl2。
88.因此，除了从每个单元串中排除了管道晶体管pt之外，图5的存储器块blkb可以具有与图4的存储器块blka的电路类似的电路。
89.在一个实施例中，可以提供偶数位线和奇数位线，来代替第一位线bl1至第m位线blm。布置在行方向上的单元串cs11'至cs1m'或cs21'至cs2m'之中的偶数编号的单元串可以连接到相应偶数位线，并且布置在行方向上的单元串cs11'至cs1m'或cs21'至cs2m'之中的奇数编号的单元串可以连接到相应奇数位线。
90.在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作虚设存储器单元。例如，可以提供一个或多个虚设存储器单元，以减小在源极选择晶体管sst与存储器单元mc1至mcn之间的电场。备选地，可以提供一个或多个虚设存储器单元，以减小在漏极选择晶体管dst与存储器单元mc1至mcn之间的电场。随着虚设存储器单元的数目的增加，可以提高存储器块blkb的操作的可靠性，同时可能增加存储器块blkb的尺寸。随着虚设存储器单元的数目的减少，可以减小存储器块blkb的尺寸，但是可能降低存储器块blkb的操作的可靠性。
91.为了高效地控制至少一个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需要的阈值电压。在对存储器块blkb执行擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。在已经执行编程操作之后执行擦除操作的情况下，通过控制要施加到与相应虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需要的阈值电压。
92.图6是图示依照本公开的一个实施例的图2的存储器单元阵列110中包括的存储器块blk1至blkz中的任何一个存储器块blkc的电路图。
93.参考图6，存储器块blkc包括多个单元串cs1至csm。多个单元串cs1至csm可以分别连接到多个位线bl1至blm。单元串cs1至csm中的每个单元串包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、和至少一个漏极选择晶体管dst。
94.选择晶体管sst和dst以及存储器单元mc1至mcn可以分别具有类似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每一者可以包括通道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供通道层的柱。在一个实施例中，可以在每个单元串中提供柱，该柱用于提供通道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一者。
95.每个单元串的源极选择晶体管sst连接在共用源极线csl与存储器单元mc1至mcn之间。
96.每个单元串中的第一存储器单元mc1至第n存储器单元mcn连接在源极选择晶体管
sst与漏极选择晶体管dst之间。
97.每个单元串的漏极选择晶体管dst连接在对应位线与存储器单元mc1至mcn之间。
98.连接到相同字线的存储器单元可以形成单个页。单元串cs1至csm可以通过选择漏极选择线dsl而被选择。在字线wl1至wln中的任何一个字线被选择的情况下，可以从被选择的单元串之中选择对应单个页。
99.在一个实施例中，可以提供偶数位线和奇数位线，来代替第一位线bl1至第m位线blm。单元串cs1至csm中的偶数编号的单元串可以连接到相应偶数位线，并且奇数编号的单元串可以连接到相应奇数位线。
100.图7是用于描述由存储器单元阵列中包括的存储器单元形成的页和单元串的图。
101.参考图7，存储器块包括第一单元串cs1至第m单元串csm。第一单元串cs1可以包括n个存储器单元mc
11
至mc
n1
。第二单元串cs2也可以包括n个存储器单元mc
12
至mc
n2
。以这种方式，第m单元串csm可以包括n个存储器单元mc
1m
至mc
nm
。
102.第一页pg1包括m个存储器单元mc
11
至mc
1m
。第二页pg2也包括m个存储器单元mc
21
至mc
2m
。以这种方式，第n页pgn包括m个存储器单元mc
n1
至mc
nm
。
103.半导体存储器设备100的编程操作可以基于页来执行。因此，可以选择第一页至第n页中的任何一个页作为要读取的目标。在图7的实施例中，第i页pgi可以是作为编程目标的被选择的页pgs。第i页pgi可以包括第一存储器单元mc
i1
至第m存储器单元mc
im
。
104.图8是图示多级单元(mlc)的阈值电压分布的图表。
105.具体地，图8图示了紧接在对被选择的页pgs的编程操作已经完成之后的阈值电压分布。被配置为在每个存储器单元中存储两位数据的多级单元中的每个多级单元可以依赖于要存储的位数据而被编程为四个状态中的任何一个状态。换言之，多级单元中的每个多级单元的阈值电压可以属于擦除状态e、第一编程状态pv1、第二编程状态pv2和第三编程状态pv3。
106.在编程操作期间，可以使用验证电压，该验证电压用于验证存储器单元中的每个存储器单元是否已经被适当地编程为目标编程状态。更详细地，第一验证电压vvf1可以用于验证要被编程为第一编程状态pv1的存储器单元中的每个存储器单元的阈值电压。此外，第二验证电压vvf2可以用于验证要被编程为第二编程状态pv2的存储器单元中的每个存储器单元的阈值电压。最后，第三验证电压vvf3可以用于验证要被编程为第三编程状态pv3的存储器单元中的每个存储器单元的阈值电压。
107.可以执行读取操作以读取存储在存储器单元中的数据。在这种情况下，可以使用第一读取电压r1、第二读取电压r2和第三读取电压r3来读取被编程在被选择的页中包括的存储器单元中的数据。
108.在下文中，将基于多级单元来描述本公开的实施例，该多级单元可以在每个存储器单元中存储两位数据。然而，本公开不仅应用于多级单元，而且还可以应用于三级单元(tlc)、四级单元(qlc)等。此外，本公开可以应用于包括应用两位或更多位的存储器单元的半导体存储器设备。在其中每个存储器单元中存储有n位的情况下，对应单元的阈值电压分布可以属于擦除状态和第一编程状态至第2
n-1编程状态中的任何一个状态。在这种情况下，可以使用第一读取电压至第2
n-1读取电压来读取存储在存储器单元中的数据。此外，可以使用第一验证电压至第2
n-1验证电压来对用于存储n位的存储器单元进行编程。
109.图9是用于说明性地描述依照本公开的一个实施例的操作半导体存储器设备的方法的时序图。
110.参考图9，依照本公开的一个实施例，示出了时序图，该时序图图示了一种操作半导体存储器设备以读取存储在被选择的存储器单元中的数据的方法。如图9所示，用于体现半导体存储器设备的读取操作的时序图可以包括读取时段p
read
和均衡时段p
eq
。更详细地，图9图示了在读取时段p
read
和均衡时段p
eq
期间与以下项的电压有关的时序图：位线bl1和bl2、漏极选择线dsl、未被选择的字线unselected wl、被选择的字线selected wl、源极选择线ssl和共用源极线csl。图9图示了其中存储器单元中的被选择作为要读取的目标的关断单元连接到第一位线bl1并且导通单元连接到第二位线bl2的一个示例。
111.在读取时段p
read
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到预充电电压v
prch
。在读取时段p
read
期间，导通电压v
on
可以被施加到漏极选择线dsl和源极选择线ssl。接地电压vss可以被施加到共用源极线csl。
112.通过电压v
pass
可以被施加到字线中的未被选择的字线，并且读取电压v
read
可以被施加到被选择的字线。读取电压v
read
可以小于通过电压v
pass
。因此，连接到被选择的字线的存储器单元中存储的数据可以被读取。读取电压v
read
可以是图8所示的第一读取电压r1至第三读取电压r3中的任何一个读取电压。
113.例如，因为连接到位线bl1的单元串包括关断单元，所以在读取时段p
read
的初始阶段施加的预充电电压v
prch
可以被保持。因为连接到位线bl2的单元串包括导通单元，所以在读取时段p
read
的初始阶段施加的预充电电压v
prch
可以降低。如此，依赖于预充电电压v
prch
是否已经降低，可以确定数据是否已经存储在连接的存储器单元中。
114.在读取时段p
read
已经完成之后，在均衡时段p
eq
期间，导通电压v
on
可以被施加到漏极选择线dsl，并且关断电压v
off
可以被施加到源极选择线ssl。此外，在均衡时段p
eq
期间，升压阻止电压可以被施加到位线bl1和bl2。在图9的实施例中，预充电电压v
prch
可以用作升压阻止电压。
115.在均衡时段p
eq
期间，均衡电压v
eq
可以被施加到未被选择的字线和被选择的字线。在一个实施例中，如图9所示，均衡电压v
eq
可以是大于读取电压v
read
并且小于通过电压v
pass
的电压。在一个实施例中，均衡电压v
eq
可以是具有与通过电压v
pass
的电平完全相同的电平的电压。
116.如图9所示，因为在均衡时段p
eq
期间导通电压v
on
被施加到漏极选择线dsl并且关断电压v
off
被施加到源极选择线ssl，所以漏极选择晶体管dst可以导通，并且源极选择晶体管sst可以关断。此外，由于在均衡时段p
eq
期间升压阻止电压被施加到位线bl1和bl2，所以可以通过漏极选择晶体管dst将升压阻止电压传输到单元串的通道区。因为升压阻止电压被传输到单元串中的通道区，所以即使均衡电压v
eq
被施加到字线wl1至wln并且此后字线的均衡电压v
eq
被放电，其中单元串的通道电压被负升压的现象也可以被最小化。因此，在恢复步骤，可以最小化在字线上发生的正升压现象。因此，可以最小化存储器单元的阈值电压分布的移位宽度，使得可以减少读取扰动的影响。
117.依照图9所示的时序图，擦除状态e与作为最后编程状态的第三编程状态pv3之间的阈值电压差可以相对较大。在这种情况下，擦除单元的z干扰可能增加，该z干扰是由于连接到与被选择的字线(向该被选择的字线施加读取电压v
read
)相邻的未被选择的字线的存
储器单元的阈值电压变化而导致的。因此，在使用第一读取电压r1的读取操作期间发生读取失败的概率可能增加。
118.在本公开的一个实施例中，在使用第一读取电压r1的读取操作期间，可以将相对较高的读取通过电压施加到与被选择的字线相邻的未被选择的字线。此外，在本公开的一个实施例中，在使用第一读取电压r1的读取操作期间，可以将相对较低的预充电电压施加到与被选择的存储器单元连接的位线。在本公开的一个实施例中，在使用第一验证电压vvf1的验证操作期间，可以将相对较低的验证通过电压施加到与被选择的字线相邻的未被选择的字线。
119.从而，在读取操作或验证操作期间，可以减少通道电位变化，该通道电位变化可归因于连接到与被选择的字线相邻设置的未被选择的字线的存储器单元的阈值电压增加。因此，在读取操作期间，可以降低在单元串方向上起作用的z干扰，使得可以降低发生读取失败的概率。
120.图10是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。图11是用于描述依照本公开的一个实施例的第一读取通过电压和第二读取通过电压的图表。图12a和图12b是用于描述根据图10操作半导体存储器设备的方法的时序图。具体地，图12a是图示使用第一读取电压r1的读取操作的时序图，并且图12b是图示使用第二读取电压r2或第三读取电压r3的读取操作的时序图。
121.在下文中，将参考图10、图11、图12a和图12b描述依照本公开的一个实施例的操作半导体存储器设备的方法。
122.参考图10，在依照本公开的一个实施例的操作半导体存储器设备的方法中，可以读取存储在被选择的存储器单元中的数据。更详细地，操作半导体存储器设备的方法可以包括：步骤s110，在第一读取电压至第2
n-1读取电压之中确定要在读取操作中使用的读取电压；步骤s120，向连接到被选择的存储器单元的位线施加预充电电压；步骤s130，向连接到被选择作为读取目标的存储器单元的字线施加读取电压；以及步骤s140，确定所确定的读取电压是否是第一读取电压。依照一个实施例，操作半导体存储器设备的方法还可以包括当确定读取电压是第一读取电压时(s140处为是)：步骤s150，向未被选择的字线之中与被选择的字线不相邻的字线施加第一读取通过电压；以及步骤s160，向未被选择的字线之中与被选择的字线相邻的字线施加第二读取通过电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：当确定读取电压不是第一读取电压时(s140处为否)，步骤s170，向未被选择的字线施加第一读取通过电压。
123.在步骤s110，可以确定在第一读取电压至第2
n-1读取电压之中的要在读取操作中使用的读取电压。变量n可以表示等于或大于2的自然数。对于图8所示的情况，存储器单元是mlc，n可以是2。在这种情况下，在步骤s110，可以确定在第一读取电压至第三读取电压之中的要在读取操作中使用的读取电压。在一个实施例中，在存储器单元是tlc的情况下，n可以是3。在这种情况下，在步骤s110，可以确定在第一读取电压至第七读取电压之中的要在读取操作中使用的读取电压。在下文中，将假设存储器单元是mlc。
124.在步骤s120，可以向连接到被选择作为读取操作的目标的存储器单元的位线施加预充电电压。参考图12a和图12b，在读取时段p
read
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到预充电电压v
prch
。
125.此后，在步骤s130，可以向连接到被选择作为读取目标的存储器单元的字线施加读取电压。参考图12a，第一读取电压r1可以被施加到被选择的字线wli，被选择的字线wli是连接到被选择的存储器单元的字线。参考图12b，第二读取电压r2或第三读取电压r3可以被施加到被选择的字线wli，被选择的字线wli是连接到被选择的存储器单元的字线。
126.在步骤s140，可以确定所确定的读取电压是否是第一读取电压。当确定读取电压是第一读取电压r1时(s140处为是)，可以根据图12a所示的时序图执行读取操作。
127.当确定所确定的读取电压是第一读取电压时(s140处为是)，该过程进行到步骤s150，使得第一读取通过电压v
pass1
可以被施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli不相邻的字线wl1至wli-2和wli+2至wln。此外，在步骤s160，第二读取通过电压v
pass2
可以被施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli相邻的字线wli-1和wli+1。
128.换言之，当要在读取操作中使用的读取电压是第一读取电压r1时，不同的读取通过电压可以被施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli不相邻的字线(也称为“非相邻字线”)wl1至wli-2和wli+2至wln、以及与被选择的字线wli相邻的字线(也称为“相邻字线”)wli-1和wli+1。
129.图11图示了多级单元(mlc)的阈值电压分布、第一读取通过电压v
pass1
和第二读取通过电压v
pass2
。如图11所示，第二读取通过电压v
pass2
可以大于第一读取通过电压v
pass1
。换言之，当要在读取操作中使用的读取电压是第一读取电压r1时，相对较低的第一读取通过电压v
pass1
可以被施加到非相邻字线wl1至wli-2和wli+2至wln，并且相对较高的第二读取通过电压v
pass2
可以被施加到相邻字线wli-1和wli+1。从而，在使用第一读取电压r1的读取操作期间，可以减少通道电位变化，该通道电位变化可归因于连接到与被选择的字线相邻设置的未被选择的字线的存储器单元的阈值电压增加。因此，在读取操作期间，可以降低在单元串方向上起作用的z干扰，使得可以降低发生读取失败的概率。
130.在所确定的读取电压不是第一读取电压r1的情况下(s140处为否)，在步骤s170，第一读取通过电压v
pass1
可以被施加到未被选择的字线wl1至wli-1和wli+1至wln。如图12b所示，在使用第二读取电压r2或第三读取电压r3的读取操作期间，第一读取通过电压v
pass1
可以被施加到相邻字线wli-1和wli+1以及非相邻字线wl1至wli-2和wli+2至wln两者。
131.图13是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。图14a和图14b是用于描述根据图13操作半导体存储器设备的方法的时序图。在下文中，将参考图13、图14a和图14b描述操作半导体存储器设备的方法。
132.参考图13，在操作半导体存储器设备的方法中，可以读取存储在被选择的存储器单元中的数据。更详细地，该方法可以包括：步骤s210，在第一读取电压至第2
n-1读取电压之中确定要在读取操作中使用的读取电压；以及步骤s220，确定所确定的读取电压是否是第一读取电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：步骤s230，当所确定的读取电压是第一读取电压时(s220处为是)，向连接到被选择的存储器单元的位线施加第一预充电电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：步骤s240，当所确定的读取电压不是第一读取电压时(s220处为否)，向连接到被选择的存储器单元的位线施加第二预充电电压。操作半导体存储器设备的方法还可以包括：步骤s250，向连接到被选择作为读取目标的存储器单元的字线施加读取电压；以及步骤s260，向未被选
择的字线施加读取通过电压。
133.在步骤s210，确定在第一读取电压至第2
n-1读取电压之中的要在读取操作中使用的读取电压。变量n表示等于或大于2的自然数。下文中，将重点描述存储器单元为mlc的情况。
134.在步骤s220，可以确定所确定的读取电压是否是第一读取电压。当确定读取电压是第一读取电压r1时(s220处为是)，可以根据图14a所示的时序图执行读取操作。
135.在所确定的读取电压是第一读取电压的情况下(s220处为是)，在步骤s230，第一预充电电压v
prch1
可以被施加到与被选择的存储器单元连接的位线。如图14a所示，在读取时段p
read
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到第一预充电电压v
prch1
。
136.此后，在步骤s250，可以向连接到被选择作为读取目标的存储器单元的字线施加读取电压。参考图14a，第一读取电压r1可以被施加到被选择的字线，被选择的字线是连接到被选择的存储器单元的字线。
137.在步骤s260，无论未被选择的字线是否与被选择的字线相邻，都可以向未被选择的字线施加读取通过电压v
pass
。
138.在所确定的读取电压不是第一读取电压r1的情况下(s220处为否)，可以根据图14b所示的时序图执行读取操作。
139.在所确定的读取电压不是第一读取电压的情况下(s220处为否)，在步骤s240，第二预充电电压可以被施加到与被选择的存储器单元连接的位线。如图14b所示，在读取时段p
read
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到第二预充电电压v
prch2
。
140.参考图14a和图14b，第二预充电电压v
prch2
可以大于第一预充电电压v
prch1
。换言之，在要在读取操作中使用的读取电压是第一读取电压r1的情况下，可以使用相对较低的第一预充电电压v
prch1
执行预充电操作。在要在读取操作中使用的读取电压不是第一读取电压r1的情况下，可以使用相对较高的第二预充电电压v
prch2
执行预充电操作。从而，在使用第一读取电压r1的读取操作期间，可以减少通道电位变化，该通道电位变化可归因于连接到与被选择的字线相邻设置的未被选择的字线的存储器单元的阈值电压增加。因此，在读取操作期间，可以降低在单元串方向上起作用的z干扰，使得可以降低发生读取失败的概率。
141.图15是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。图16a和图16b是用于描述根据图15操作半导体存储器设备的方法的时序图。在下文中，将参考图15、图16a和图16b描述依照本公开的一个实施例的操作半导体存储器设备的方法。
142.参考图15，在操作半导体存储器设备的方法中，可以读取存储在被选择的存储器单元中的数据。更详细地，该方法可以包括：步骤s310，在第一读取电压至第2
n-1读取电压之中确定要在读取操作中使用的读取电压；以及步骤s320，确定所确定的读取电压是否是第一读取电压。
143.在一个实施例中，依照本公开的该实施例的操作半导体存储器设备的方法还可以包括在所确定的读取电压是第一读取电压r1的情况下(s320处为是)：步骤s330，向连接到被选择的存储器单元的位线施加第一预充电电压；步骤s340，向连接到被选择作为读取目标的存储器单元的被选择的字线施加读取电压；步骤s350，向未被选择的字线之中与被选
择的字线不相邻的字线施加第一读取通过电压；以及步骤s360，向未被选择的字线之中与被选择的字线相邻的字线施加第二读取通过电压。
144.在一个实施例中，依照本公开的该实施例的操作半导体存储器设备的方法还可以包括在所确定的读取电压不是第一读取电压的情况下(s320处为否)：步骤s370，向连接到被选择的存储器单元的位线施加第二预充电电压；步骤s380，向连接到被选择作为读取目标的存储器单元的被选择的字线施加读取电压；以及步骤s390，向未被选择的字线施加第一读取通过电压。
145.可以理解，图15的实施例被实现为图10的实施例和图13的实施例的组合。在要在读取操作中使用的读取电压是第一读取电压的情况下(s320处为是)，可以根据图16a的时序图执行读取操作。在这种情况下，相对较低的第一预充电电压v
prch1
可以被施加到与被选择的存储器单元连接的位线(步骤s330)，并且第一读取通过电压v
pass1
可以被施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli不相邻的字线wl1至wli-2和wli+2至wln(步骤s350)。此外，可以将第二读取通过电压v
pass2
施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli相邻的字线wli-1和wli+1(步骤s360)。
146.换言之，在要在读取操作中使用的读取电压是第一读取电压r1的情况下，可以使用相对较低的第一预充电电压v
prch1
执行预充电操作。此外，可以将不同的读取通过电压施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli不相邻的字线(也称为“非相邻字线”)wl1至wli-2和wli+2至wln、以及与被选择的字线wli相邻的字线(也称为“相邻字线”)wli-1和wli+1。
147.在要在读取操作中使用的读取电压不是第一读取电压的情况下(s320处为否)，可以根据图16b的时序图执行读取操作。在这种情况下，(在步骤s370)可以将相对较大的第二预充电电压v
prch2
施加到与被选择的存储器单元连接的位线，并且(在步骤s390)可以向未被选择的字线wl1至wli-1和wli+1至wln施加第二读取通过电压v
pass2
。
148.换言之，在要在读取操作中使用的读取电压不是第一读取电压r1的情况下，可以使用相对较高的第二预充电电压v
prch2
执行预充电操作。此外，可以将完全相同的读取通过电压施加到未被选择的字线wl1至wli-1和wli+1至wln。
149.图17是用于描述半导体存储器设备的编程操作中包括的多个编程循环的图。
150.参考图17，半导体存储器设备的编程操作可以包括多个编程循环。如图17所示，可以首先执行第一编程循环1
st pgm loop。在执行第一编程循环1
st pgm loop之后，如果对被选择的页中包括的存储器单元的编程尚未完成，则可以执行第二编程循环2
nd pgm loop。在执行第二编程循环2
nd pgm loop之后，如果对被选择的页中包括的存储器单元的编程尚未完成，则可以执行第三编程循环3
rd pgm loop。以这种方式，可以重复执行多个编程循环，直到完成对被选择的页中包括的存储器单元的编程，或者直到该过程达到最大编程循环。
151.可以使用增量阶跃脉冲编程(ispp)方案来执行半导体存储器设备的编程操作。ispp方案可以是其中通过逐渐增加编程电压来对存储器单元进行编程的方案。随着编程循环的执行，要在每个编程循环中施加的编程电压可以逐渐增加。
152.如图17所示，多个编程循环中的每个编程循环可以包括通道预充电步骤、编程脉冲施加步骤和编程验证步骤。通道预充电步骤、编程脉冲施加步骤和编程验证步骤在本文中也称为通道预充电操作、编程脉冲施加操作和编程验证操作。在通道预充电步骤，可以对
被选择作为编程操作的目标的存储器块中包括的单元串的通道电压进行预充电。更详细地，为了增加包括编程禁止单元的单元串的通道电位电平，可以对通道电压进行预充电。
153.在编程脉冲施加步骤，可以通过将编程电压施加到被选择的字线来增加编程启用单元的阈值电压。
154.在编程验证步骤，可以验证被选择作为编程目标的存储器单元是否已经被编程到期望电压电平(在下文中，称为“验证电压”)或更大电压。作为验证操作的结果，尚未被编程到验证电压或更大电压的存储器单元可以在后续编程循环中作为编程启用单元进行操作。这里，电压电平高于先前编程循环的电压电平的编程脉冲可以被施加到编程启用单元。已经被编程到验证电压或更大电压的存储器单元可以在后续编程循环中作为编程禁止单元进行操作。即使向被选择的字线施加编程脉冲，编程禁止单元的阈值电压也可以不增加。
155.在本公开的一个实施例中，还可以以与在读取操作中使用的方式类似的方式来执行验证操作。在下文中，将参考图18至图21b进行描述。
156.图18是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。图19a和图19b是用于描述根据图18操作半导体存储器设备的方法的时序图。在下文中，将参考图18、图19a和图19b描述依照本公开的一个实施例的操作半导体存储器设备的方法。
157.参考图18，可以通过依照本公开的该实施例的操作半导体存储器设备的方法来执行编程验证操作。图18所示的操作半导体存储器设备的方法可以在图17所示的验证步骤执行。
158.更详细地，依照本公开的该实施例的操作半导体存储器设备的方法可以包括：步骤s410，在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压；步骤s420，向连接到被选择的存储器单元的位线施加预充电电压；步骤s430，向连接到被选择作为验证目标的存储器单元的字线施加验证电压；以及步骤s440，确定所确定的验证电压是否是第一验证电压。依照一个实施例，操作半导体存储器设备的方法还可以包括在被选择的验证电压是第一验证电压的情况下(s440处为是)：步骤s450，向未被选择的字线之中与被选择的字线相邻的字线施加第一读取通过电压；以及步骤s460，向未被选择的字线之中与被选择的字线不相邻的字线施加第二读取通过电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：在所确定的验证电压不是第一验证电压的情况下(s440处为否)，步骤s470，向未被选择的字线施加第二读取通过电压。
159.参考图19a，在要在验证操作中使用的验证电压v
verify
是第一验证电压vvf1的情况下(s440处为是)，在验证时段p
verify
期间，可以将不同的读取通过电压施加到未被选择的字线wl1至wli-1和wli+1至wln之中与被选择的字线wli不相邻的字线(也称为作为“非相邻字线”)wl1至wli-2和wli+2至wln、以及与被选择的字线wli相邻的字线(也称为“相邻字线”)wli-1和wli+1。换言之，相对较低的第一读取通过电压v
pass1
可以被施加到相邻字线wli-1和wli+1，并且相对较高的第二读取通过电压v
pass2
可以被施加到非相邻字线wl1至wli-2和wli+2至wln。
160.参考图19b，在要在验证操作中使用的验证电压v
verify
不是第一验证电压vvf1的情况下(s440处为否)，在验证时段p
verify
期间，(在步骤s470)可以将第二读取通过电压v
pass2
施加到未被选择的字线wl1至wli-1和wli+1至wln。换言之，在使用第二验证电压vvf2或第三验证电压vvf3的验证操作期间，相对较高的第二读取通过电压v
pass2
可以被施加到相邻字线
wli-1和wli+1以及非相邻字线wl1至wli-2和wli+2至wln两者。
161.图20是图示依照本公开的一个实施例的操作半导体存储器设备的方法的流程图。图21a和图21b是用于描述根据图20操作半导体存储器设备的方法的时序图。在下文中，将参考图20、图21a和图21b描述操作半导体存储器设备的方法。
162.参考图20，可以通过依照本公开的该实施例的操作半导体存储器设备的方法来执行编程验证操作。图18所示的操作半导体存储器设备的方法可以在图17所示的验证步骤执行。
163.更详细地，该方法可以包括：步骤s510，在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压；以及步骤s520，确定所确定的验证电压是否是第一验证电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：在所确定的验证电压是第一验证电压的情况下(s520处为是)，步骤s530，向连接到被选择的存储器单元的位线施加第二预充电电压。在一个实施例中，操作半导体存储器设备的方法还可以包括：在所确定的验证电压不是第一验证电压的情况下(s520处为否)，步骤s540，向连接到被选择的存储器单元的位线施加第一预充电电压。操作半导体存储器设备的方法还可以包括：步骤s550，向连接到被选择作为编程目标的存储器单元的字线施加验证电压；以及步骤s560，向未被选择的字线施加读取通过电压。
164.在步骤s510，确定在第一验证电压至第2
n-1验证电压之中的要在验证操作中使用的验证电压。变量n可以是等于或大于2的自然数。下文中，将重点描述存储器单元为mlc的情况。
165.在步骤s520，可以确定所确定的验证电压是否是第一验证电压。在所确定的验证电压是第一验证电压vvf1的情况下(s520处为是)，可以根据图21a所示的时序图执行验证操作。
166.在所确定的验证电压是第一验证电压的情况下(s520处为是)，在步骤s530，第二预充电电压可以被施加到与被选择的存储器单元连接的位线。如图21a所示，在验证时段p
verify
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到第二预充电电压v
prch2
。
167.此后，在步骤s550，可以向连接到被选择作为编程目标的存储器单元的字线施加验证电压。参考图21a，第一验证电压vvf1可以被施加到被选择的字线，被选择的字线是连接到被选择的存储器单元的字线。
168.在步骤s560，无论未被选择的字线是否与被选择的字线相邻，都可以向未被选择的字线施加读取通过电压v
pass
。
169.在所确定的验证电压不是第一验证电压vvf1的情况下(s520处为否)，可以根据图21b所示的时序图执行验证操作。
170.在所确定的验证电压不是第一验证电压的情况下(s520处为否)，在步骤s540，第一预充电电压可以被施加到与被选择的存储器单元连接的位线。如图21b所示，在验证时段p
verify
期间，位线bl1和bl2可以被预充电。因此，位线bl1和bl2的电压可以增加到第一预充电电压v
prch1
。
171.参考图21a和图21b，第二预充电电压v
prch2
可以大于第一预充电电压v
prch1
。换言之，在要在验证操作中使用的验证电压是第一验证电压vvf1的情况下，可以使用相对较高
的第二预充电电压v
prch1
执行预充电操作。在要在验证操作中使用的验证电压不是第一验证电压vvf1的情况下，可以使用相对较低的第一预充电电压v
prch1
执行预充电操作。因此，在读取操作期间，可以降低在单元串方向上起作用的z干扰，使得可以降低发生读取失败的概率。
172.图22是图示图1所示的控制器200的一个示例的框图。
173.参考图22，控制器200与半导体存储器设备100和主机连接。半导体存储器设备100可以是参考图2描述的半导体存储器设备。
174.控制器200可以响应于来自主机的请求而访问半导体存储器设备100。例如，控制器200可以控制半导体存储器设备100的读取操作、写入操作、擦除操作和后台操作。控制器200可以在半导体存储器设备100与主机之间提供接口。控制器200可以驱动用于控制半导体存储器设备100的固件。
175.控制器200可以包括随机存取存储器(ram)210、处理单元220、主机接口230、存储器接口240和错误校正块250。ram 210可以用作以下中的至少一者：用于处理单元220的操作存储器、在半导体存储器设备100与主机之间的高速缓冲存储器、以及在半导体存储器设备100与主机之间的缓冲存储器。
176.处理单元220可以控制控制器200的整体操作。
177.主机接口230可以包括用于在主机与控制器200之间执行数据交换的协议。在一个实施例中，控制器200可以通过各种接口协议中的至少一种接口协议与主机通信，该各种接口协议诸如为通用串行总线(usb)协议、多媒体卡(mmc)协议、外围部件互连(pci)协议、pci快速(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机系统接口(scsi)协议、增强型小型盘接口(esdi)协议、和集成驱动电子器件(ide)协议、和私有协议。
178.存储器接口240可以与半导体存储器设备100接口连接。例如，存储器接口可以包括nand接口或nor接口。
179.错误校正块250可以使用错误校正码(ecc)来检测和校正从半导体存储器设备100接收的数据中的错误。处理单元220可以控制半导体存储器设备100，以根据来自错误校正块250的错误检测结果来调整读取电压，并且执行重新读取。
180.控制器200和半导体存储器设备100可以集成到单个半导体设备中。在一个实施例中，控制器200和半导体存储器设备100可以集成到单个半导体设备中以形成存储器卡。例如，控制器200和半导体存储器设备100可以集成到单个半导体设备中，并且形成诸如以下的存储器卡：个人计算机存储器卡国际协会(pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或微型mmc)、sd卡(sd、迷你sd、微型sd或sdhc)和通用闪存存储(ufs)。
181.控制器200和半导体存储器设备100可以集成到单个半导体设备中以形成固态驱动器(ssd)。ssd可以包括被配置为将数据存储在半导体存储器中的存储器系统1000。当包括控制器200和半导体存储器设备100的存储器系统1000用作ssd时，连接到存储器系统1000的主机的操作速度可以显著提高。
182.在一个实施例中，包括控制器200和半导体存储器设备100的存储器系统1000可以被提供作为电子设备的各种元件中的一种元件，该电子设备诸如为计算机、超移动pc
(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、web平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、游戏控制台、导航设备、黑匣子、数字相机、3维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中传送/接收信息的设备、用于形成家庭网络的各种设备之一、用于形成计算机网络的各种电子设备之一、用于形成远程信息处理网络的各种电子设备之一、rfid设备、用于形成计算系统的各种元件之一等。
183.在一个实施例中，半导体存储器设备100和包括半导体存储器设备100的存储器系统可以嵌入在各种类型的封装中。例如，半导体存储器设备100或存储器系统可以被封装为诸如以下的类型：封装上封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫包装中的裸片、晶片形式的裸片、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料公制四方平坦包装(mqfp)、薄型四方平坦包装(tqfp)、小外形集成电路(soic)、收缩小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶片级制造封装(wfp)、晶片级处理的堆叠封装(wsp)等。
184.图23是图示图22的存储器系统2000的一个应用示例的框图。
185.参考图23，存储器系统2000可以包括半导体存储器设备2100和控制器2200。半导体存储器设备2100可以包括多个半导体存储器芯片。半导体存储器芯片可以被划分为多个组。
186.在图23中，图示了相应组通过第一信道ch1至第k信道chk与控制器2200通信。每个半导体存储器芯片可以以与参考图2描述的半导体存储器设备100的那些半导体存储器芯片相同的方式被配置和操作。
187.每个组可以通过一个共用信道与控制器2200通信。控制器2200可以具有与参考图22描述的控制器200的配置相同的配置，并且通过多个信道ch1至chk来控制半导体存储器设备2100的多个存储器芯片。
188.图24是图示计算系统3000的框图，计算系统3000包括参考图23描述的存储器系统2000。
189.计算系统3000可以包括中央处理单元(cpu)3100、ram 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
190.存储器系统2000可以通过系统总线3500电连接到cpu 3100、ram 3200、用户接口3300和电源3400。通过用户接口3300提供的或由cpu 3100处理的数据可以存储在存储器系统2000中。
191.在图24中，半导体存储器设备2100被图示为通过控制器2200连接到系统总线3500。此外，半导体存储器设备2100可以直接连接到系统总线3500。控制器2200的功能可以由cpu 3100和ram 3200来执行。
192.在图24中，图示了提供参考图23描述的存储器系统2000。然而，存储器系统2000可以替换为已经参考图22描述的包括控制器200和半导体存储器设备100的存储器系统1000。
193.本公开的各种实施例涉及能够提高读取和编程性能的半导体存储器设备、以及操作该半导体存储器设备的方法。
194.本公开和附图中公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而非旨在限制本公开的界限。因此，本公开所属领域的普通技术人员将能够理解，基于
本公开的技术范围，各种修改是可能的。
技术特征：
1.一种操作半导体存储器设备的方法，所述半导体存储器设备被配置为对被选择的存储器单元执行读取操作，所述方法包括：在第一读取电压至第2
n-1读取电压之中确定要在所述读取操作中使用的读取电压，其中n是2或更大的自然数；向连接到所述被选择的存储器单元的被选择的字线施加所确定的读取电压；以及基于所述所确定的读取电压是否是所述第一读取电压，向未被选择的字线施加读取通过电压。2.根据权利要求1所述的方法，其中基于所述所确定的读取电压是否是所述第一读取电压来向所述未被选择的字线施加所述读取通过电压包括：响应于确定所述所确定的读取电压是所述第一读取电压：向所述未被选择的字线之中与所述被选择的字线不相邻的字线施加第一读取通过电压；以及向所述未被选择的字线之中与所述被选择的字线相邻的字线施加第二读取通过电压，所述第二读取通过电压大于所述第一读取通过电压。3.根据权利要求1所述的方法，其中基于所述所确定的读取电压是否是所述第一读取电压来向所述未被选择的字线施加所述读取通过电压包括：响应于确定所述所确定的读取电压不是所述第一读取电压，向所述未被选择的字线施加第一读取通过电压。4.根据权利要求1所述的方法，还包括向连接到所述被选择的存储器单元的位线施加预充电电压。5.根据权利要求1所述的方法，其中所述第一读取电压是用于确定所述被选择的存储器单元处于擦除状态还是第一编程状态的读取电压。6.一种操作半导体存储器设备的方法，所述半导体存储器设备被配置为对被选择的存储器单元执行读取操作，所述方法包括：在第一读取电压至第2
n-1读取电压之中确定要在所述读取操作中使用的读取电压，其中n是2或更大的自然数；以及基于所确定的读取电压是否是所述第一读取电压，向连接到所述被选择的存储器单元的位线施加第一预充电电压和第二预充电电压中的任何一个预充电电压，所述第二预充电电压大于所述第一预充电电压。7.根据权利要求6所述的方法，其中基于所述所确定的读取电压是否是所述第一读取电压，向连接到所述被选择的存储器单元的所述位线施加所述第一预充电电压和大于所述第一预充电电压的所述第二预充电电压中的任何一个预充电电压包括：响应于确定所述所确定的读取电压是所述第一读取电压，向所述位线施加所述第一预充电电压。8.根据权利要求7所述的方法，还包括：向连接到所述被选择的存储器单元的被选择的字线施加所述所确定的读取电压；向未被选择的字线之中与所述被选择的字线不相邻的字线施加第一读取通过电压；以及向所述未被选择的字线之中与所述被选择的字线相邻的字线施加第二读取通过电压，所述第二读取通过电压大于所述第一读取通过电压。9.根据权利要求6所述的方法，其中基于所述所确定的读取电压是否是所述第一读取
电压，向连接到所述被选择的存储器单元的所述位线施加所述第一预充电电压和大于所述第一预充电电压的所述第二预充电电压中的任何一个预充电电压包括：响应于确定所述所确定的读取电压不是所述第一读取电压，向所述位线施加所述第二预充电电压。10.根据权利要求9所述的方法，还包括：向连接到所述被选择的存储器单元的被选择的字线施加所述所确定的读取电压；以及向未被选择的字线施加第一读取通过电压。11.一种操作半导体存储器设备的方法，所述半导体存储器设备被配置为对被选择的存储器单元执行编程操作，其中所述编程操作包括多个编程循环，所述多个编程循环中的每个编程循环包括编程脉冲施加操作和编程验证操作，其中所述编程验证操作包括：在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压，其中n是2或更大的自然数；向连接到所述被选择的存储器单元的被选择的字线施加所确定的验证电压；以及基于所述所确定的验证电压是否是所述第一验证电压，向未被选择的字线施加读取通过电压。12.根据权利要求11所述的方法，其中基于所述所确定的验证电压是否是所述第一验证电压来向所述未被选择的字线施加所述读取通过电压包括：响应于确定所述所确定的验证电压是所述第一验证电压：向所述未被选择的字线之中与所述被选择的字线相邻的字线施加第一读取通过电压；以及向所述未被选择的字线之中与所述被选择的字线不相邻的字线施加第二读取通过电压，所述第二读取通过电压大于所述第一读取通过电压。13.根据权利要求11所述的方法，其中基于所述所确定的验证电压是否是所述第一验证电压来向所述未被选择的字线施加所述读取通过电压包括：响应于确定所述所确定的验证电压不是所述第一验证电压，向所述未被选择的字线施加第二读取通过电压。14.根据权利要求11所述的方法，其中所述编程验证操作还包括向连接到所述被选择的存储器单元的位线施加预充电电压。15.根据权利要求11所述的方法，其中所述第一验证电压是用于验证要被编程为第一编程状态至第2
n-1编程状态之中的第一编程状态的存储器单元的阈值电压的电压。16.一种操作半导体存储器设备的方法，所述半导体存储器设备被配置为对被选择的存储器单元执行编程操作，其中所述编程操作包括多个编程循环，所述多个编程循环中的每个编程循环包括编程脉冲施加操作和编程验证操作，其中所述编程验证操作包括：在第一验证电压至第2
n-1验证电压之中确定要在验证操作中使用的验证电压，其中n是2或更大的自然数；以及基于所确定的验证电压是否是所述第一验证电压，向连接到所述被选择的存储器单元的位线施加第一预充电电压和第二预充电电压中的任何一个预充电电压，所述第二预充电电压大于所述第一预充电电压。17.根据权利要求16所述的方法，其中基于所述所确定的验证电压是否是所述第一验证电压，向连接到所述被选择的存储器单元的所述位线施加所述第一预充电电压和大于所述第一预充电电压的所述第二预充电电压中的任何一个预充电电压包括：响应于确定所述
所确定的验证电压是所述第一验证电压，向所述位线施加所述第二预充电电压。18.根据权利要求16所述的方法，其中基于所述所确定的验证电压是否是所述第一验证电压，向连接到所述被选择的存储器单元的所述位线施加所述第一预充电电压和大于所述第一预充电电压的所述第二预充电电压中的任何一个预充电电压包括：响应于确定所述所确定的验证电压不是所述第一验证电压，向所述位线施加所述第一预充电电压。19.根据权利要求16所述的方法，其中所述编程验证操作包括：向连接到所述被选择的存储器单元的被选择的字线施加所述所确定的验证电压；以及向未被选择的字线施加读取通过电压。
技术总结
本公开涉及半导体存储器设备和操作该半导体存储器设备的方法。对被选择的存储器单元的读取操作可以通过操作半导体存储器设备的方法来执行。该方法可以包括：在第一读取电压至第2
技术研发人员：
李熙烈
受保护的技术使用者：
爱思开海力士有限公司
技术研发日：
2021.12.28
技术公布日：
2022/11/22
