2019—2020学年第二学期《计算机组成原理》试卷 （参考【答案及评分标准】）
专业班级
姓名
学号
开课系室物联网工程系
考试日期2020.05.10
一、选择题（每题1分，共25分）
1. CPU 的组成中不包含（）。
B.寄存器
C.控制器
D.运算器
【答案】A
【解析】CPU 的组成包括运算器、控制器和寄存器，不包含存储器。纳米金粉
2. 用海明码对长度为8的数据进行检错/纠错时，若能纠正1位错误，则校验位数至少为（）位。
A.2
B.3
C.4
D.5
【答案】C
【解析】假设校验位是k 位，数据位是n 位，则n 与k 应满足关系21n n k ≥++，当8n =时，若3k =显然不成立，若4k =，42841≥++成立，所以校验位k 至少应该是4位。
3. 8421BCD 码0111 1100 0001可转换成十进制的（）。
A.701
B.839
C.7C1
D.有错误发生
【答案】D
【解析】BCD 码只能表示一次只能表示十进制的0—9，题目中1100已经超出了这个范围，因此会有错误发生。
4. 计算机中表示地址时用（）。
A.无符号数
B.原码
C.反码
D.移码
【答案】A
【解析】计算机中的地址用无符号数表示。
5. 字长12位，用定点补码规格化小数表示，所表示的正数范围是（）。
A.12122~(12)−−−
B.11112~(12)−−−
C.111/2~(12)−−
D.1111(1/22)~(12)−−+− 【答案】C
【解析】字长12位，定点补码规格化小数表示时，所能表示的最小正数是0.10000000000，即1/2，所能表示的最大正数是0.11111111111，即11(12)−−。
6. 浮点数表示范围和精度取决于（）
A.阶码位数和尾数的位数
B.尾数的位数和阶码的位数
C.阶码编码方式和尾数的编码方式
D.尾数的编码方式和阶码的编码方式
【答案】A
【解析】阶码位数确定浮点数范围，尾数位数决定浮点数精度
7. 十进制数5的单精度浮点数IEEE754代码为（）。
A.01000000101000000000000000000000
B.11000000101000000000000000000000
C.01100000101000000000000000000000
D.11000000101100000000000000000000
【答案】A
【解析】5转成二进制为101.在IEEE754中规格化表示为2
1.0121272129e ⨯=+=，。IEEE754编码为01000000101000000000000000000000
凝胶材料8. 影响并行加法器速度的关键因素是（）。
B.组成加法器的门电路
C.加法器进位传递函数的产生方式
D.加法器进位信号的产生方式
【答案】A
【解析】并行加法器可同时对数据的各位相加，但高位的运算结果受到地位运算产生的进位信号的影响，因此并行加法器的最长运算时间主要是由进位信号的传递时间决定的。
9. 用8片74181和2片74182可组成（）。
A.组内并行进位组间串行进位的32位ALU
B.二级先行进位结构的32位ALU
C.组内先行进位，组间先行进位的16位ALU
D.三级先行进位结构的32位ALU
【答案】B
【解析】74181是4位ALU 芯片，74181可构成32位ALU 。74182是先行进位芯片，与74181配合使用可实现各种不同结构的32位ALU 。现在只有8片74181和2片74182，所以只能构成2级先行进位结构
的32位ALU （组内并行，组间并行，大组串行）。
点火
10. 运算器的主要功能为（）
A.算数运算
B.逻辑运算
C.算数运算和逻辑运算
D.加法运算
【答案】C
【解析】ALU 主要完成加减法运算和逻辑运算
11. 下面（）不是组成运算器的部件。
A.状态寄存器
B.数据总线
C.ALU
D.地址寄存器
【答案】D
【解析】运算器中不包含地址寄存器。
12. 若一台计算机的字长位4个字节，则表明该计算机（）。
A.能处理的数值最大我4位的十进制数
B.能处理的数值最多由4位二进制组成
C.在CPU 中能够作为一个整体处理32位的二进制代码
D.在CPU 中运算的结果最大为2的32次方
【答案】C
【解析】字长是计算机内部一次可以处理的二进制的位数
13. 机器字长为32位，其存储容量为64MB ，若按字编址，它的寻址范围是（）。
A.0~161MB −
B.0~161M −
C.0~81M −
D.0~81MB −
【答案】B
水库闸门【解析】因为字长位32位，所以按字编址即32位编址，641641632MB M B M =⨯=⨯，所以其寻址范围是0~161M −。
14. 下列说法正确的是（）。
A.半导体RAM 信息可读可写，且断电后仍保持记忆
B.动态RAM 属于非易失性存储器，而静态的RAM 存储的信息是易失的
C.静态RAM 动态RAM 都属于易失性存储器，断电后存储的信息都将消失
D.ROM 不用刷新，且集成度比动态RAM 高，断电后年存储信息将消失
【答案】C
【解析】A 半导体RAM 可读可写但断电后不能保持记忆。B 动态RAM 和静态RAM 都是易失性存储器。D ROM 不用刷新，但集成度不必动态RAM 高，且断电后存储的信息仍能保持
15. 双端口存储器之所以能高速进行读写，是因为采用了（）。
A.高速芯片
B.两套相互独立的读写电路
C.流水技术
D.新型操作
【答案】B
【解析】双端口存储器又能两个访问端口，两个端口分别连接两个相互独立的总线。
16. 下列灌云存储器的描述，不正确的是（）。
A.虚拟存储器主要借助软件系统实现
B.访问主存的请求是由CPU 发出的
C. catch 与主存统一编址。即catch 属于主存空间的一部分
D. catch 的功能全部由硬件实现
【答案】C
【解析】catch 位于CPU 中，不属于主存空间的一部分
17. 在相对寻址方式中，若指令中地址码为X ，则操作数的地址为（）。 A.X
B.(PC)+X
C.X+段基址
D.变址寄存器+X
【答案】B
【解析】相对寻址时。操作数地址为程序计数器中的内容与位移量D 之和，即()EA PC D =+.
18. 堆栈寻址方式中，设A 为通用寄存器，SP 为堆栈指示器，SP M 为指示器SP 的栈顶单元，如果入栈
操作的动作是：(),()1SP A M SP SP →−→，那么出栈的动作是（）。
A.,()1SP M A SP SP →+→
B.()1,()SP SP SP M A +→→
C.()1,SP SP SP M A −→→
D.(),()1SP M A SP SP →−→ 【答案】B
【解析】注意入栈操作为(),()1SP A M SP SP →−→，堆栈从地址到低地址，则出栈时应该从低地址到高地址
19. 微程序存放在（）。
A.控制存储器
B.RAM
C.指令寄存器
D.外部存储器
【答案】A
【解析】微程序存放在控制存储器中
20. 在三种集中式总线仲裁中，独立请求方式响应最快，但是以（）为代价。
A.增加仲裁器开销
B.增加控制线数目
C.增加仲裁器开销和控制线数
D.增加总线占用时间
【答案】B
【解析】独立请求方式是以增加控制线为代价的
21. 在计数器定时查询方式下，若计数器从一次中止点开始，则
A.设备号小的优先级高
B.设备号大的优先级高
C.所有设备优先级相同
D.以上都不对
【答案】C
【解析】若计数器从上一次的中止点开始，则所有设备的优先级相同，若计数器从0开始，则设备号小的优先级高。
mum-14722.计算机的外围设备指的是（）。育苗营养块
A.输入输出设备
B.外存储器
C.远程通信设备
D.除了CPU和内存以外的其他设备
【答案】D
【解析】计算机外围设备指的是除了CPU和内存以外的其他设备。
23.下列论述正确的是（）
A.具有专门的输入输出指令的计算机外设可以单独编址
B.统一编址下不可访问外设
C.访问存储器的指令一定不能访问外设
D.只有输入输出指令才能访问外设
【答案】A
【解析】在统一编址方式下，CPU访问端口如同访问存储器一样，所有的访内指令同样适合与I/O端口，可以通过功能强大的访问内存指令直接对I/O端进行操作，B、C、D都不对，在单独编址方式下，访问I/O地址空间必须使用专门的I/O指令。
24.关于中断的叙述，正确的是（）
A.CPU及I/O设备可实现并行工作，但设备之间不可并行工作
B.可实现多道程序、分时操作、实时操作等
C.对高速外设采用中断可能会引起数据丢失
D.计算机的中断源可来自主机，也可以来自外设
【答案】A
【解析】当多台设备依次启动后可同时进行数据交换的准备工作，CPU按照轻重缓急去处理几台外设之间的数据传送工作，从而实现了外设的并行工作。
25.活动头磁盘存储器的平均存储时间是指（）
A.最大道时间加最小道时间
B.平均道时间
C.平均道时间加上平均等待时间
D.平均等待时间
【答案】C
【解析】活动头磁盘存储器的平均存储时间是指平均道时间加上平均等待时间。
二、解答题
1.（15分）计算机中多处都有规整性要求，请至少具体举出3例，并说明其具体要求。
【答案及评分标准】
（以下每条5分，任给三条即可得到满分）
1.计算机中乘法运算的加全0的操作：在计算机的乘法运算（原码和补码）中加全0操作可以省
略，但在运算器的实际设计中并未省略加全0操作，就是因为考虑到了计算机设计的规整性；
（5分）
2.在加法器设计过程中，在设计进位链时，不能只追求速度，还应从工程上考虑，满足逻辑设计与
实现的规整性（尽量使用同样的元器件）；
（5分）
3. 一个较好的指令系统应具有规整性：包括指令系统的对称性、均匀性、指令格式和数据格式的
一致性。对称性是指在指令系统中所有的寄存器和存储器单元都可同等对待，所有的指令都可使用各种寻址方式；均匀性是指一种指令实现的操作可以支持各种数据类型，例如同一指令可以实现字节、字、双字操作；指令格式和数据格式的一致性是指指令字长度和处理的数据长度有一定的关系，以方便处理和存取。
