用于执行智能刷新操作的电子设备及智能刷新方法与流程

阅读：评论：0

用于执行智能刷新操作的电子设备及智能刷新方法
1.相关申请的交叉引用
2.本技术要求于2020年12月14日提交的申请序列号为63/125,188的美国申请、于2020年12月14日提交的申请序列号为63/125,174的美国申请以及于2021年7月12日提交的申请号为10-2021-0091220的韩国专利申请的优先权，其整个公开通过引用整体合并于此。
技术领域
3.本公开的实施例总体上可以涉及用于通过对地址的每一个逻辑电平组合输入的次数进行计数来执行智能刷新操作的电子设备。

背景技术：

4.半导体器件包括多个用于存储数据的存储单元。通过单元电容器和单元晶体管来配置每个存储单元。半导体器件通过向单元电容器充电或者从单元电容器放电的操作来存储数据，理想情况下存储在单元电容器中的电荷的量应当始终恒定。然而，存储在单元电容器中的电荷的量由于与外围电路的电压差而变化。存储在单元电容器中的电荷的量的变化意味着存储在单元电容器中的数据发生变化，这意味着存储的数据的丢失。半导体器件执行刷新操作来防止这种数据丢失现象。
5.随着加工技术的发展，半导体器件的集成度逐渐地提高。因而，存储单元之间的间隙减小，并且分别耦接到存储单元的字线之间的间隙减小。如果字线之间的间隙减小，则当相邻字线之间发生干扰效应时，可能难以维持存储在耦接到对应的字线的存储单元中的数据。也就是说，数据丢失的概率增加了。

技术实现要素：

6.在实施例中，一种电子设备可以包括：目标地址生成电路，其通过对在激活操作期间通过执行内部读取操作和内部写入操作而输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号，当计数信号计数多于存储于目标地址生成电路中的存储计数信号时将计数信号存储为存储计数信号，以及将与计数信号相对应的地址存储为目标地址；以及刷新控制电路，其控制对目标地址的智能刷新操作。
7.在实施例中，一种电子设备可以包括：目标地址生成电路，其通过对在激活操作期间通过执行内部读取操作和内部写入操作而输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号，当计数信号向上计数时将计数信号存储为存储计数信号，将与计数信号相对应的地址存储为目标地址，在第一智能刷新操作期间对存储计数信号进行初始化，并且在第二智能刷新操作期间输出目标地址；以及刷新控制电路，其在第二智能刷新操作期间控制对目标地址的智能刷新操作。
8.在实施例中，智能刷新方法可以包括：执行内部读取操作和内部写入操作，该内部读取操作和内部写入操作通过对在激活操作期间输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号；通过将计数信号与存储计数信号相比较生成标志信号来生成
时，具有第二电压的信号可以对应于“逻辑低电平”。根据实施例，“逻辑高电平”可以被设置为高于“逻辑低电平”的电压。根据实施例，信号的逻辑电平可以被设置为不同的逻辑电平或相反的逻辑电平。例如，根据实施例，具有逻辑高电平的信号可以被设置为具有逻辑低电平，并且根据实施例，具有逻辑低电平的信号可以被设置为具有逻辑高电平。
32.以下，将通过实施例更详细地描述本公开的教导。这些实施例仅用来例示本公开的教导，而本公开的范围不受这些实施例所限制。
33.各个实施例涉及一种电子设备，其还包括用于存储关于地址的每一个逻辑电平组合的输入次数的信息的存储区，并且根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最激活的字线相邻的字线的智能刷新操作。
34.根据本公开的实施例，电子设备还可以包括用于存储关于地址的每一个逻辑电平组合的输入次数的信息的存储区，并且可以根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最激活的字线相邻的字线的智能刷新操作。
35.此外，根据本公开的实施例，电子设备可以存储对地址的所有逻辑电平组合进行计数的结果，并且，通过使用该结果，可以刷新与最激活的字线相邻的字线，从而防止字线之间的干扰现象。
36.如图1所示，根据本公开的实施例的电子设备1可以包括激活控制电路11、目标地址生成电路12、内部地址生成电路13、刷新控制电路14、第一存储区21以及第二存储区22。
37.激活控制电路11可以从外部设备(例如，控制器)接收激活命令act和刷新命令ref。激活控制电路11可以基于激活命令act和刷新命令ref来生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路11可以基于激活命令act顺序地生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路11可以基于刷新命令ref来生成内部写入信号iwt。
38.目标地址生成电路12可以从激活控制电路11接收内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。目标地址生成电路12可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。目标地址生成电路12可以从刷新控制电路14接收智能刷新信号sr。在内部读取操作中，目标地址生成电路12可以通过对第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图4)，作为关于第一至第n地址add《1：n》的逻辑电平组合输入次数的信息。当内部读取信号ird被输入时，目标地址生成电路12可以通过对从第一存储区21输入的第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图4)。当第一至第六计数信号twc《1:6》(请参见图4)被计数多于第一至第六存储计数信号swc《1:6》(请参见图5)时，目标地址生成电路12可以将第一至第六计数信号twc《1:6》(请参见图4)存储为第一至第六存储计数信号swc《1:6》(请参见图5)。目标地址生成电路12可以通过接收智能刷新信号sr来将与第一至第六计数信号twc《1:6》(请参见图4)相对应的第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。在内部写入操作中，目标地址生成电路12可以向第一存储区21输出基于第一至第六计数信号twc《1:6》(请参见图4)所生成的第一至第六写入计数信号wca《1:6》。目标地址生成电路12可以通过接收内部写入信号iwt来向第一存储区21输出基于第一至第六计数信号twc《1:6》(请参见图4)所生成的第一至第六写入计数信号wca《1:6》。目标地址生成电路12可以将计数最多的第一至第六计数信号twc《1:6》(请参见图4)存储为第一至第六存
储计数信号swc《1:6》(请参见图5)。在智能刷新操作中，目标地址生成电路12可以对第一至第六存储计数信号swc《1:6》(请参见图5)进行初始化。
39.内部地址生成电路13可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。内部地址生成电路13可以基于第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。内部地址生成电路13可以输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》。尽管内部地址生成电路13被实施为输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》，但内部地址生成电路13可以被实施为通过解码第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。可以根据实施例不同地设置第一至第n地址add《1：n》的比特位数量和第一至第n内部地址iadd《1：n》的比特位数量。
40.刷新控制电路14可以从外部设备(例如，控制器)接收刷新命令ref。刷新控制电路14可以基于刷新命令ref来生成智能刷新信号sr和内部刷新信号ir。当重复输入刷新命令ref预定次数以执行智能刷新操作时，刷新控制电路14可以生成使能的智能刷新信号sr。当重复输入刷新命令ref预定次数以执行自刷新操作时，刷新控制电路14可以生成使能的内部刷新信号ir。
41.第一存储区21可以包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)。第一存储区21可以包括耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的多个行锤击单元rc(请参见图2和9)。在内部读取操作中，第一存储区21可以输出存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的行锤击字线的行锤击单元rc(请参见图2和9)中的第一至第六写入计数信号wca《1:6》，作为第一至第六读取计数信号rca《1:6》。在内部写入操作中，第一存储区21可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的行锤击字线的行锤击单元rc(请参见图2和9)中。第一存储区21可以通过接收在上电时段和用于电子设备1开启操作的启动操作期间输入的初始化信号init来对存储于该区中的第一至第六写入计数信号wca《1:6》进行初始化。可以以逻辑低电平生成被初始化的第一至第六写入计数信号wca《1:6》的所有比特位。尽管第一存储区21被实施为包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)，但第一存储区21可以根据实施例被实施为包括各种数量的行锤击字线。第一存储区21可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的行锤击单元rc(请参见图2和9)中，来作为关于第一至第n地址add《1：n》的逻辑电平组合输入次数的信息以激活第二存储区22中所包括的第一至第十六字线wl1至wl16(请参见图2和9)。
42.第二存储区22可以包括第一至第十六字线wl1至wl16(请参见图2和9)。第二存储区22可以包括耦接到第一至第十六字线wl1至wl16(请参见图2和9)的多个存储单元mc(请参见图2和9)。在读取操作中，第二存储区22可以接收读取信号rd，从而输出存储在存储单元mc(请参见图2和9)中的数据，该存储单元mc耦接到通过第一至第n内部地址iadd《1：n》所选择的第一至第十六字线wl1至wl16(请参见图2和9)中的字线。在写入操作中，第二存储区22可以接收写入信号wt，从而将数据存储在耦接到第一至第十六字线wl1至wl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的字线的存储单元mc(请参见图2和9)中。在自刷新操作中，第二存储区22可以接收内部刷新信号ir，从而对第一至第十六字线
wl1至wl16(请参见图2和9)执行刷新操作。在智能刷新操作中，第二存储区22可以刷新与通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线。读取信号rd和写入信号wt可以被设置为通过在通用激活操作期间在读取操作和写入操作中从外部设备(例如，控制器)输入的命令内部生成的信号。尽管第二存储区22被实施为包括第一至第十六字线wl1至wl16(请参见图2和9)，但第二存储区22可以根据实施例被实施为包括各种数量的字线。
43.在第一存储区21中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区22中所包括的第一至第十六字线wl1至wl16(请参见图2和9)中，可以通过第一至第n内部地址iadd《1：n》同时激活相同顺序的字线。例如，当通过第一至第n内部地址iadd《1：n》激活第一存储区21中所包括的第一行锤击字线rwl1(请参见图2和9)时，可以激活第二存储区22中所包括的第一字线wl1(请参见图2和9)。尽管通过不同的字线来实施第一存储区21中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区22中所包括的第一至第十六字线wl1至wl16(请参见图2和9)，但这仅仅是示例，可以通过相同的字线来实施第一至第十六行锤击字线rwl1至rwl16以及第一至第十六字线wl1至wl16。
44.以下将参考图2来描述根据本公开的实施例的电子设备1的组件的位置。
45.用于控制第一存储区21和第二存储区22的行区域可以位于第一存储区21和第二存储区22的左侧。用于控制第一存储区21和第二存储区22的列区域可以位于第一存储区21和第二存储区22的下侧。交叉区域可以位于行区域的下侧和列区域的左侧彼此相交的位置。根据实施例，行区域可以被实施为位于第一存储区21和第二存储区22的右侧，并且列区域可以被实施为位于第一存储区21和第二存储区22的上侧。
46.激活控制电路11、目标地址生成电路12、内部地址生成电路13以及刷新控制电路14可以位于行区域10中以控制具有第一存储区21和第二存储区22的存储区20，或者可以位于行区域10和交叉区域两者中。图2中图示出的行区域、列区域以及交叉区域可以被实施为包括控制电路，该控制电路用于通过激活第二存储区22中所包括的多个字线来输入/输出数据。
47.图3是示出激活控制电路11的实施例的框图。如在图3中所示，激活控制电路11可以包括环形振荡器111、rod计数器112以及内部信号生成电路113。
48.环形振荡器111可以生成基于激活命令act和刷新命令ref切换的周期信号osc。当激活命令act被输入时，环形振荡器111可以生成周期地切换的周期信号osc。当刷新命令ref被输入时，环形振荡器111可以生成周期地切换的周期信号osc。
49.rod计数器112可以生成基于周期信号osc被计数的第一至第k振荡计数信号ocnt《1:k》。rod计数器112可以生成第一至第k振荡计数信号ocnt《1:k》，该第一至第k振荡计数信号ocnt《1:k》在每次输入周期信号osc的脉冲时被计数。可以根据实施例将第一至第k振荡计数信号ocnt《1:k》的比特位数量k设置为各种数量。
50.内部信号生成电路113可以生成基于刷新信号ref和第一至第k振荡计数信号ocnt《1:k》被顺序地使能的内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。当第一至第k振荡计数信号ocnt《1:k》被计数为第一逻辑电平组合时，内部信号生成电路113可以生成内部读取信号ird。当第一至第k振荡计数信号ocnt《1:k》被计数为第二逻辑电平组合时，内部信号生成电路113可以生成内部比较信号icmp。当第一至第k振荡计数信号ocnt《1:
k》被计数为第三逻辑电平组合时，内部信号生成电路113可以生成内部写入信号iwt。当刷新命令ref被输入时，内部信号生成电路113可以生成内部写入信号iwt，并且第一至第k振荡计数信号ocnt《1:k》可以被计数为第三逻辑电平组合。第一至第k振荡计数信号ocnt《1:k》被计数为第二逻辑电平组合的情况可以指第一到第k振荡计数信号ocnt《1:k》被计数的情况多于第一到第k振荡计数信号ocnt《1:k》被计数为第一逻辑电平组合的情况。第一至第k振荡计数信号ocnt《1:k》被计数为第三逻辑电平组合的情况可以指第一至第k振荡计数信号ocnt《1:k》被计数的情况多于第一至第k振荡计数信号ocnt《1:k》被计数为第二逻辑电平组合的情况。
51.图4是示出目标地址生成电路12的实施例的框图。如图4所示，目标地址生成电路12可以包括输入电路121、加法器122、输出电路123、比较电路124以及智能刷新控制电路125。
52.当内部读取信号ird被输入时，输入电路121可以基于从第一存储区21接收的第一至第六读取计数信号rca《1:6》来生成第一至第六传输读取计数信号trc《1:6》。当内部读取信号ird被输入时，输入电路121可以通过缓冲第一至第六读取计数信号rca《1:6》来生成第一至第六传输读取计数信号trc《1:6》。尽管通过六个比特位来实施第一至第六读取计数信号rca《1:6》和第一至第六传输读取计数信号trc《1:6》，但这仅仅是示例，可以根据实施例通过各种数量的比特位来实施第一至第六读取计数信号rca《1:6》和第一至第六传输读取计数信号trc《1:6》。
53.加法器122可以对第一至第六传输读取计数信号trc《1:6》进行向上计数。加法器122可以通过对第一至第六传输读取计数信号trc《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。尽管通过六个比特位来实施第一至第六计数信号twc《1:6》，但这仅仅是示例，可以根据实施例通过各种数量的比特位来实施第一至第六计数信号twc《1:6》。
54.在内部写入操作中，输出电路123可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》。当内部写入信号iwt被输入时，输出电路123可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》。当内部写入信号iwt被输入时，输出电路123可以向第一存储区21输出第一至第六写入计数信号wca《1:6》。在执行智能刷新操作之后，输出电路123可以将第一至第六写入计数信号wca《1:6》的所有比特位初始化为逻辑低电平。当在执行智能刷新操作之后输入复位信号rst时，输出电路123可以将第一至第六写入计数信号wca《1:6》的所有比特位初始化为逻辑低电平。当在执行智能刷新操作之后输入内部写入信号iwt时，输出电路123可以向第一存储区21输出第一至第六写入计数信号wca《1:6》，其所有比特位都通过复位信号rst初始化为逻辑低电平。尽管通过六个比特位来实施第一至第六写入计数信号wca《1:6》，但这仅仅是示例，可以根据实施例通过各种数量的比特位来实施第一至第六写入计数信号wca《1:6》。
55.当内部比较信号icmp被输入时，比较电路124可以通过将第一至第六计数信号twc《1:6》与存储于比较电路124中的第一至第六存储计数信号swc《1:6》(请参见图5)相比较来生成标志信号upf。当内部比较信号icmp被输入时，在第一至第六计数信号twc《1:6》被计数多于存储于比较电路124中的第一至第六存储计数信号swc《1:6》(请参见图5)的情况下，比较电路124可以生成使能的标志信号upf。当内部比较信号icmp被输入时，在第一至第六计数信号twc《1:6》被计数小于或等于存储于比较电路124中的第一至第六存储计数信号swc《
1:6》(请参见图5)的情况下，比较电路124可以生成禁止的标志信号upf。当内部比较信号icmp被输入时，在第一至第六计数信号twc《1:6》被计数多于存储于比较电路124中的第一至第六存储计数信号swc《1:6》(请参见图5)的情况下，比较电路124可以将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》(请参见图5)。当在执行智能刷新操作之后输入复位信号rst时，比较电路124可以将第一至第六存储计数信号swc《1:6》(请参见图5)的所有比特位初始化为逻辑低电平。
56.当标志信号upf被输入时，智能刷新控制电路125可以将第一至第n地址add《1:n》存储为第一至第n目标地址tad《1:n》。当智能刷新信号sr被输入时，智能刷新控制电路125可以向第二存储区22输出存储的第一至第n目标地址tad《1:n》。智能刷新控制电路125可以生成复位信号rst，该复位信号rst在输出第一至第n目标地址tad《1:n》时被使能。
57.图5是示出比较电路124的实施例的框图。如图5中所示，比较电路124可以包括计数信号存储电路124_1和标志信号生成电路124_2。
58.当标志信号upf被输入时，计数信号存储电路124_1可以将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。计数信号存储电路124_1可以将存储的第一至第六计数信号twc《1:6》输出为第一至第六存储计数信号swc《1:6》。当复位信号rst被输入时，计数信号存储电路124_1可以对第一至第六存储计数信号swc《1:6》进行初始化。当复位信号rst被输入时，计数信号存储电路124_1可以将第一至第六存储计数信号swc《1:6》的所有比特位初始化为逻辑低电平。
59.标志信号生成电路124_2可以通过将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较来生成标志信号upf。当第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》时，标志信号生成电路124_2可以生成使能的标志信号upf。
60.图6是示出标志信号生成电路124_2的实施例的框图。如图6中所示，标志信号生成电路124_2可以包括第一比较器210、第二比较器220、第三比较器230以及逻辑电路240。
61.第一比较器210可以将第五和第六计数信号twc《5:6》与第五和第六存储计数信号swc《5:6》相比较，从而生成第一检测信号det《1》和第二检测信号det《2》。当第五和第六计数信号twc《5:6》与第五和第六存储计数信号swc《5:6》是相同的逻辑电平组合时，第一比较器210可以生成使能的第一检测信号det《1》。当第五和第六计数信号twc《5:6》与第五和第六存储计数信号swc《5:6》是不同的逻辑电平组合时，第一比较器210可以生成使能的第二检测信号det《2》。尽管第一比较器210被实施为将两个比特位的第五和第六计数信号twc《5:6》与两个比特位的第五和第六存储计数信号swc《5:6》相比较，但这仅仅是示例，第一比较器210可以根据实施例被实施为对各种数量的比特位进行比较。
62.第二比较器220可以将第三和第四计数信号twc《3:4》与第三和第四存储计数信号swc《3:4》相比较，从而生成第三检测信号det《3》和第四检测信号det《4》。当第三和第四计数信号twc《3:4》与第三和第四存储计数信号swc《3:4》是相同的逻辑电平组合时，第二比较器220可以生成使能的第三检测信号det《3》。当第三和第四计数信号twc《3:4》与第三和第四存储计数信号swc《3:4》是不同的逻辑电平组合时，第二比较器220可以生成使能的第四检测信号det《4》。尽管第二比较器220被实施为将两个比特位的第三和第四计数信号twc《3:4》与两个比特位的第三和第四存储计数信号swc《3:4》相比较，但这仅仅是示例，第二比
较器220可以根据实施例被实施为对各种数量的比特位进行比较。
63.第三比较器230可以将第一和第二计数信号twc《1:2》与第一和第二存储计数信号swc《1:2》相比较，从而生成第五检测信号det《5》和第六检测信号det《6》。当第一和第二计数信号twc《1:2》与第一和第二存储计数信号swc《1:2》是相同的逻辑电平组合时，第三比较器230可以生成使能的第五检测信号det《5》。当第一和第二计数信号twc《1:2》与第一和第二存储计数信号swc《1:2》是不同的逻辑电平组合时，第三比较器230可以生成使能的第六检测信号det《6》。尽管第三比较器230被实施为将两个比特位的第一和第二计数信号twc《1:2》与两个比特位的第一和第二存储计数信号swc《1:2》相比较，但这仅仅是示例，第三比较器230可以根据实施例被实施为对各种数量的比特位进行比较。
64.逻辑电路240可以基于第一检测信号det《1》、第二检测信号det《2》、第三检测信号det《3》、第四检测信号det《4》以及第六检测信号det《6》来生成标志信号upf。逻辑电路240可以基于第一检测信号det《1》、第二检测信号det《2》、第三检测信号det《3》、第四检测信号det《4》以及第六检测信号det《6》的逻辑电平来生成标志信号upf。当第一检测信号det《1》和第三检测信号det《3》两者都被使能并且第六检测信号det《6》被禁止时，逻辑电路240可以生成禁止的标志信号upf。当第二检测信号det《2》、第四检测信号det《4》以及第六检测信号det《6》中的任何一个被使能时，逻辑电路240可以生成使能的标志信号upf。
65.图7是示出智能刷新控制电路125的实施例的框图。如图7中所示，智能刷新控制电路125可以包括地址存储电路125_1和复位控制电路125_2。
66.地址存储电路125_1可以基于第一至第n地址add《1：n》、基于标志信号upf和智能刷新信号sr来生成第一至第n目标地址tad《1：n》。当标志信号upf以逻辑高电平被输入时，地址存储电路125_1可以将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。当智能刷新信号sr以逻辑高电平被输入时，地址存储电路125_1可以输出存储的第一至第n目标地址tad《1：n》。
67.复位控制电路125_2可以基于智能刷新信号sr来生成复位信号rst。当在输入智能刷新信号sr之后完成智能刷新操作时，复位控制电路125_2可以生成使能的复位信号rst。复位控制电路125_2可以通过延迟智能刷新信号sr直到智能刷新操作完成来生成使能的复位信号rst。
68.图8是示出刷新控制电路14的实施例的框图。如图8中所示出，刷新控制电路14可以包括刷新计数器141和刷新信号生成电路142。
69.刷新计数器141可以基于刷新命令ref来生成第一至第j刷新计数信号rcnt《1：j》。刷新计数器141可以生成每次输入刷新命令ref时就向上计数的第一至第j刷新计数信号rcnt《1：j》。可以根据实施例将第一至第j刷新计数信号rcnt《1：j》的比特位的数量j设置为各种数量。
70.刷新信号生成电路142可以基于第一至第j刷新计数信号rcnt《1：j》来生成智能刷新信号sr和内部刷新信号ir。当第一至第j刷新计数信号rcnt《1：j》被计数为第四逻辑电平组合时，刷新信号生成电路142可以生成智能刷新信号sr。当第一至第j刷新计数信号rcnt《1：j》被计数为第四逻辑电平组合时，刷新信号生成电路142可以生成具有被顺序生成的脉冲的智能刷新信号sr。第一至第j刷新计数信号rcnt《1：j》的第四逻辑电平组合可以被设置成为了执行智能刷新操作而输入的刷新命令ref的次数。当第一至第j刷新计数信号rcnt《
1：j》被计数为第五逻辑电平组合时，刷新信号生成电路142可以生成内部刷新信号ir。第一至第j刷新计数信号rcnt《1：j》的第五逻辑电平组合可以被设置成为了执行自刷新操作而输入刷新命令ref的次数。
71.以下将参考图9对于第一至第n内部地址iadd《1：n》是用于选择第二字线wl2的逻辑电平组合的情况来描述用于执行智能刷新操作的第一存储区21和第二存储区22的操作。
72.在第一存储区21中，在内部读取操作中，可以通过用于选择第二字线wl2的第一至第n内部地址iadd《1：n》来激活第二行锤击字线rwl2。第一存储区21可以输出存储在耦接到第二行锤击字线rwl2的行锤击单元rc中的第一至第六写入计数信号wca《1:6》作为第一至第六读取计数信号rca《1:6》。
73.在第二存储区22中，当通过用于选择第二字线wl2的第一至第n目标地址tad《1：n》激活第一字线wl1(n-1)和第三字线wl3(n+1)，可以执行智能刷新操作。
74.在第一存储区21中，在内部写入操作中，可以通过用于选择第二字线wl2的第一至第n内部地址iadd《1：n》来激活第二行锤击字线rwl2。第一存储区21可以存储第一至第六写入计数信号wca《1:6》，该第一至第六写入计数信号wca《1:6》存储在耦接到第二行锤击字线rwl2的行锤击单元rc中。在这时，因为其在执行智能刷新操作之后，第一至第六写入计数信号wca《1:6》的所有比特位可以被初始化为逻辑低电平。
75.也就是说，第一存储区21可以存储关于第一至第n地址add《1：n》的逻辑电平组合的输入次数的信息，并且可以向目标地址生成电路12提供通过对第一至第n地址add《1：n》的所有逻辑电平组合进行计数所获取的第一至第六读取计数信号rca《1:6》。第二存储区22可以通过作为关于第一至第十六字线wl1至wl16当中的通过第一至第n地址add《1：n》激活最多的字线的信息的第一至第n目标地址tad《1：n》来执行智能刷新操作。
76.以下将参考图10来描述根据本公开的实施例的电子设备1的智能刷新操作。
77.智能刷新操作可以包括初始化操作步骤s1、激活检测步骤s2、目标地址生成步骤s3和智能刷新执行步骤s4。
78.初始化操作步骤s1可以被设置为上电时段和用于电子设备1开启操作的启动操作。在初始化操作步骤s1，第一存储区21可以接收初始化信号init，从而对存储于第一存储区中的第一至第六写入计数信号wca《1:6》进行初始化。存储于第一存储区中的第一至第六写入计数信号wca《1:6》可以指分别存储在第一至第十六行锤击字线rwl1至rwl16中的第一至第六写入计数信号wca《1:6》。第一至第六写入计数信号wca《1:6》的所有比特位可以被初始化为逻辑低电平。
79.激活检测步骤s2可以包括激活操作步骤s21，内部读取、计数和内部写入操作步骤s22，以及比较操作步骤s23。
80.激活操作步骤s21可以被设置为从外部设备(例如，控制器)接收激活命令act、刷新命令ref以及第一至第n地址add《1：n》的步骤。
81.内部读取、计数和内部写入操作步骤s22可以被设置为基于激活命令act来生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt的步骤。在内部读取、计数和内部写入操作步骤s22，激活控制电路11可以基于激活命令act来生成内部读取信号ird、内部比较信号icmp和内部写入信号iwt。当在内部读取、计数和内部写入操作步骤s22生成内部读取信号ird时，目标地址生成电路12可以通过对从第一存储区21输入的第一至第六读取计
数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。在内部读取、计数和内部写入操作步骤s22，在生成内部读取信号ird之后，激活控制电路11可以生成内部比较信号icmp和内部写入信号iwt。当在内部读取、计数和内部写入操作步骤s22生成内部写入信号iwt时，目标地址生成电路12可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》，并且可以向第一存储区21输出第一至第六写入计数信号wca《1:6》。在内部读取、计数和内部写入操作步骤s22，第一存储区21可以存储第一至第六写入计数信号wca《1:6》。
82.比较操作步骤s23可以被设置为将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较的操作。在比较操作步骤s23，当输入内部比较信号icmp时，目标地址生成电路12可以将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较。在比较操作步骤s23，当第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，目标地址生成电路12可以生成使能的标志信号upf。在比较操作步骤s23，当第一至第六计数信号twc《1:6》被计数小于或等于第一至第六存储计数信号swc《1:6》(否)时，目标地址生成电路12可以生成禁止的标志信号upf。
83.目标地址生成步骤s3可以包括计数信号更新操作步骤s31、目标地址更新操作步骤s32以及目标地址维持操作步骤s33。
84.当在比较操作步骤s23第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，可以执行计数信号更新操作步骤s31。在计数信号更新操作步骤s31，目标地址生成电路12可以通过使能的标志信号upf将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。
85.当在比较操作步骤s23第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，可以执行目标地址更新操作步骤s32。在目标地址更新操作步骤s32，目标地址生成电路12可以通过使能的标志信号upf将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。
86.当在比较操作步骤s23第一至第六计数信号twc《1:6》被计数为小于或等于第一至第六存储计数信号swc《1:6》时，可以执行目标地址维持操作步骤s33。在目标地址维持操作步骤s33，目标地址生成电路12通过禁止的标志信号upf不将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。换句话说，第一至第n目标地址tad《1：n》维持关于激活最多的字线的信息。当目标地址维持操作步骤s33结束时，方法可以再进入激活操作步骤s21。
87.智能刷新执行步骤s4可以被设置为通过刷新命令ref来执行智能刷新操作的步骤。在智能刷新执行步骤s4，当输入智能刷新信号sr时，目标地址生成电路12可以向第二存储区22输出存储的第一至第n目标地址tad《1：n》。在智能刷新执行步骤s4，第二存储区22可以通过激活与通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-1和n+1来执行智能刷新操作。在智能刷新执行步骤s4，可以对包括在第一存储区21中的行锤击单元rc进行初始化。当智能刷新执行步骤s4结束时，方法可以再进入激活操作步骤s21。
88.以下将参考图11来描述根据本公开的实施例的电子设备1的智能刷新操作。
89.在时间点t1，可以从外部设备(例如，控制器)输入激活命令act。
90.在时间点t2，激活控制电路11可以基于激活命令act来生成内部读取信号ird。目标地址生成电路12可以接收内部读取信号ird，从而通过对从第一存储区21输入的第一至
第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。
91.在时间点t3，激活控制电路11可以基于激活命令act来生成内部比较信号icmp。当输入内部比较信号icmp时，目标地址生成电路12可以通过将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较来生成标志信号upf。当标志信号upf被使能时，目标地址生成电路12可以将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。当标志信号upf被使能时，目标地址生成电路12可以将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。可以基于被计数最多的第一至第六计数信号twc《1:6》来生成第一至第六存储计数信号swc《1:6》。当标志信号upf被禁止时，目标地址生成电路12可不将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。当标志信号upf被禁止时，目标地址生成电路12可不将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。
92.在时间点t4，激活控制电路11可以基于激活命令act来生成内部写入信号iwt。目标地址生成电路12可以接收内部写入信号iwt，从而向第一存储区21输出基于第一至第六计数信号twc《1:6》生成的第一至第六写入计数信号wca《1:6》。第一存储区21可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16中的通过第一至第n内部地址iadd《1：n》激活的行锤击字线的行锤击单元rc中。
93.在时间点t5，可以从外部设备(例如，控制器)输入刷新命令ref。这意味着，刷新命令ref被重复地输入以执行智能刷新操作。
94.在时间点t6，刷新控制电路14可以基于刷新命令ref来生成智能刷新信号sr的第一脉冲。目标地址生成电路12可以通过智能刷新信号sr的第一脉冲向第二存储区22输出第一至第n目标地址tad《1：n》。第二存储区22可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n+1来执行智能刷新操作(智能刷新)。同时，第二存储区22可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n+2来执行智能刷新操作(智能刷新)。
95.在时间点t7，刷新控制电路14可以基于刷新命令ref来生成智能刷新信号sr的第二脉冲。目标地址生成电路12可以通过智能刷新信号sr的第二脉冲向第二存储区22输出第一至第n目标地址tad《1：n》。第二存储区22可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-1来执行智能刷新操作(智能刷新)。同时，第二存储区22可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-2来执行智能刷新操作(智能刷新)。
96.在时间点t8，刷新控制电路14可以基于刷新命令ref来生成智能刷新信号sr的第三脉冲。
97.当在输入智能刷新信号sr之后完成智能刷新操作时，复位控制电路125_2可以生成使能的复位信号rst。
98.当输入复位信号rst时，计数信号存储电路124_1可以将第一至第六存储计数信号swc《1:6》的所有比特位初始化为逻辑低电平。即，第一至第六存储计数信号swc《1:6》可以被初始化(存储计数信号初始化)。
99.激活控制电路11可以基于刷新命令ref来生成内部写入信号iwt。目标地址生成电路12可以接收内部写入信号iwt，从而向第一存储区21输出其所有比特位都被初始化为逻辑低电平的第一至第六写入计数信号wca《1:6》。第一存储区21可以将初始化的第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16中的通过第一至第n内部地址iadd《1：n》激活的行锤击字线的行锤击单元rc中。即，第一存储区21的行锤击单元rc可以被初始化(rc初始化)。
100.从以上描述明显可知，根据本公开的实施例的电子设备1可以另外包括存储关于地址的所有逻辑电平组合输入次数的信息的存储区，并且可以根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最频繁地激活的字线相邻的字线的智能刷新操作。此外，电子设备1可以存储对地址的所有逻辑电平组合进行计数的结果，并且通过使用该结果，可以刷新与最频繁地激活的字线相邻的字线，从而防止字线之间的干扰现象。
101.如图12中所示，根据本公开的另一个实施例的电子设备2可以包括激活控制电路31、目标地址生成电路32、内部地址生成电路33、计数信号输入/输出电路34、刷新控制电路35、列控制电路36、第一存储区41以及第二存储区42。
102.激活控制电路31可以从外部设备(例如，控制器)接收激活命令act和刷新命令ref。激活控制电路31可以基于激活命令act和刷新命令ref来生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路31可以基于激活命令act顺序地生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路31可以基于刷新命令ref来生成内部写入信号iwt。因为激活控制电路31是通过与图1中示出的激活控制电路11相同的电路实施并且执行相同的操作，因此将在本文省略其详细描述。
103.目标地址生成电路32可以从激活控制电路31接收内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。目标地址生成电路32可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。目标地址生成电路32可以从刷新控制电路35接收智能刷新信号sr。在内部读取操作中，目标地址生成电路32可以通过对第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图4)，来作为关于第一至第n地址add《1：n》的逻辑电平组合的输入次数的信息。当输入内部读取信号ird时，目标地址生成电路32可以通过对从计数信号输入/输出电路34输入的第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图4)。当第一至第六计数信号twc《1:6》(请参见图4)被计数多于第一至第六存储计数信号swc《1:6》(请参见图5)时，目标地址生成电路32可以将第一至第六计数信号twc《1:6》(请参见图4)存储为第一至第六存储计数信号swc《1:6》(请参见图5)。目标地址生成电路32可以通过接收智能刷新信号sr来将与第一至第六计数信号twc《1:6》(请参见图4)相对应的第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。目标地址生成电路32可以通过接收内部写入信号iwt来向计数信号输入/输出电路34输出基于第一至第六计数信号twc《1:6》(请参见图4)生成的第一至第六写入计数信号wca《1:6》。目标地址生成电路32可以将被计数最多的第一至第六计数信号twc《1:6》(请参见图4)存储为第一至第六存储计数信号swc《1:6》(请参见图5)。在智能刷新操作中，目标地址生成电路32可以对第一至第六存储计数信号swc《1:6》(请参见图5)进行初始化。因为目标地址生成电路32是通过与图1中示出的目标地址生成电路12相同的电路实施并且执行相同的操作，因此将在本文省略其详细描述。
104.内部地址生成电路33可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。内部地址生成电路33可以基于第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。内部地址生成电路33可以输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》。尽管内部地址生成电路33被实施为输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》，但内部地址生成电路33可以被实施为通过解码第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。可以根据实施例不同地设置第一至第n地址add《1：n》的比特位的数量和第一至第n内部地址iadd《1：n》的比特位的数量。
105.计数信号输入/输出电路34可以位于目标地址生成电路32和第一存储区41之间。计数信号输入/输出电路34可以通过行锤击输入/输出线rio耦接到第一存储区41。
106.计数信号输入/输出电路34可以包括输入/输出感测放大器341和写入驱动器342。在内部读取操作中，输入/输出感测放大器341可以向目标地址生成电路32输出从第一存储区41向行锤击输入/输出线rio输出的第一至第六读取计数信号rca《1:6》。在内部写入操作中，写入驱动器342可以向行锤击输入/输出线rio输出从目标地址生成电路32输出的第一至第六写入计数信号wca《1:6》。行锤击输入/输出线rio可以被设置为包括多个行锤击输入/输出线。
107.刷新控制电路35可以从外部设备(例如，控制器)接收刷新命令ref。刷新控制电路35可以基于刷新命令ref来生成智能刷新信号sr和内部刷新信号ir。当刷新命令ref被重复输入预定次数以执行智能刷新操作时，刷新控制电路35可以生成使能的智能刷新信号sr。当刷新命令ref被重复输入预定次数以执行自刷新操作时，刷新控制电路35可以生成使能的内部刷新信号ir。因为刷新控制电路35是通过与图1中示出的刷新控制电路14相同的电路实施并且执行相同的操作，因此将在本文省略其详细描述。
108.列控制电路36可以通过本地输入/输出线lio耦接到第二存储区42。在读取操作中，列控制电路36可以向外部设备(例如，控制器)输出从第二存储区42输出到本地输入/输出线lio的数据。在写入操作中，列控制电路36可以向本地输入/输出线lio输出从外部设备(例如，控制器)输入的数据。可以通过在通用存储器件中执行输入和输出数据操作的电路来实施列控制电路36。本地输入/输出线lio可以被设置为包括多个本地输入/输出线。
109.第一存储区41可以包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)。第一存储区41可以包括耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的多个行锤击单元rc(请参见图2和9)。在内部读取操作中，第一存储区41可以向行锤击输入/输出线rio输出存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》选择的行锤击字线的行锤击单元rc(请参见图2和9)中的第一至第六读取计数信号rca《1:6》。在内部写入操作中，第一存储区41可以将加载在行锤击输入/输出线rio上的第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的行锤击字线的行锤击单元rc(请参见图2和9)中。第一存储区41可以通过接收在上电时段和用于电子设备2开启操作的启动操作期间输入的初始化信号init来对存储于第一存储区41中的第一至第六写入计数信号wca《1:6》进行初始化。可以以逻辑低电平生成初始化的第一至第六写入计数信号wca《1:6》的所有比特位。尽管第一存储区41被实施为包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)，但第一存储区41可以根据实施例被实施为包括
各种数量的行锤击字线。第一存储区41可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的行锤击单元rc(请参见图2和9)中，来作为关于第一至第n地址add《1：n》的逻辑电平组合输入次数的信息，以激活第二存储区42中所包括的第一至第十六字线wl1至wl16(请参见图2和9)。因为第一存储区41是以与图2和9中示出的第一存储区21相同的方式实施并且执行相同的操作，因此将在本文省略其详细描述。
110.第二存储区42可以包括第一至第十六字线wl1至wl16(请参见图2和9)。第二存储区42可以包括耦接到第一至第十六字线wl1至wl16(请参见图2和9)的多个存储单元mc(请参见图2和9)。在读取操作中，第二存储区42可以接收读取信号rd，从而向本地输入/输出线lio输出存储在耦接到第一至第十六字线wl1至wl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的字线的存储单元mc(请参见图2和9)中的数据。在写入操作中，第二存储区42可以接收写入信号wt，从而将加载在本地输入/输出线lio上的数据存储在耦接到第一至第十六字线wl1至wl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的字线的存储单元mc(请参见图2和9)中。在自刷新操作中，第二存储区42可以接收内部刷新信号ir，从而对第一至第十六字线wl1至wl16(请参见图2和9)执行刷新操作。在智能刷新操作中，第二存储区42可以刷新与通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线。读取信号rd和写入信号wt可以被设置为通过在通用读取操作和写入操作中从外部设备(例如，控制器)输入的命令内部生成的信号。尽管第二存储区42被实施为包括第一至第十六字线wl1至wl16(请参见图2和9)，但第二存储区42可以根据实施例被实施为包括各种数量的字线。因为第二存储区42是以与图2和9中示出的第二存储区22相同的方式实施并且执行相同的操作，因此将在本文省略其详细描述。
111.在第一存储区41中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区42中所包括的第一至第十六字线wl1至wl16(请参见图2和9)中，可以通过第一至第n内部地址iadd《1：n》同时激活相同顺序的字线。例如，当通过第一至第n内部地址iadd《1：n》激活第一存储区41中所包括的第一行锤击字线rwl1(请参见图2和9)时，可以激活第二存储区42中所包括的第一字线wl1(请参见图2和9)。尽管通过不同的字线来实施第一存储区41中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区42中所包括的第一至第十六字线wl1至wl16(请参见图2和9)，但这仅仅是示例，并且可以通过相同的字线来实施第一至第十六行锤击字线rwl1至rwl16以及第一至第十六字线wl1至wl16。
112.激活控制电路31、目标地址生成电路32、内部地址生成电路33、计数信号输入/输出电路34、刷新控制电路35以及列控制电路36可以位于列区域30(图2的列区域)中以控制包括第一存储区41和第二存储区42的存储区40，或者可以位于列区域30(图2的列区域)和交叉区域(请参见图2)两者中。
113.从以上描述明显可知，根据本公开的实施例的电子设备2可以另外包括存储关于地址的所有逻辑电平组合输入次数的信息的存储区，并且可以根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最频繁地激活的字线相邻的字线的智能刷新操作。此外，电子设备2可以存储对地址的所有逻辑电平组合进行计数的结果，并且通过使用该结果，可以刷新与最频繁地激活的字线相邻的字线，从而防止字线之间的干扰现象。
114.如图13中所示，根据本公开的另一个实施例的电子设备3可以包括激活控制电路51、目标地址生成电路52、内部地址生成电路53、刷新控制电路54、第一存储区61以及第二存储区62。
115.激活控制电路51可以从外部设备(例如，控制器)接收激活命令act和刷新命令ref。激活控制电路51可以基于激活命令act和刷新命令ref来生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路51可以基于激活命令act顺序地生成内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。激活控制电路51可以基于刷新命令ref来生成内部写入信号iwt。因为激活控制电路51是通过与图1中示出的激活控制电路11相同的电路实施并且执行相同的操作，因此将在本文省略其详细描述。
116.目标地址生成电路52可以从激活控制电路51接收内部读取信号ird、内部比较信号icmp以及内部写入信号iwt。目标地址生成电路52可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。目标地址生成电路52可以从刷新控制电路54接收第一智能刷新信号sr1和第二智能刷新信号sr2。在内部读取操作中，目标地址生成电路52可以通过对第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图14)，来作为关于第一至第n地址add《1：n》的逻辑电平组合输入次数的信息。当输入内部读取信号ird时，目标地址生成电路52可以通过对从第一存储区61输入的第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》(请参见图14)。当第一至第六计数信号twc《1:6》(请参见图14)被计数多于第一至第六存储计数信号swc《1:6》(请参见图5)时，目标地址生成电路52可以将第一至第六计数信号twc《1:6》(请参见图14)存储为第一至第六存储计数信号swc《1:6》(请参见图5)。目标地址生成电路52可以通过接收第一智能刷新信号sr1和第二智能刷新信号sr2来将与第一至第六计数信号twc《1:6》(请参见图14)相对应的第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。在内部写入操作中，目标地址生成电路52可以向第一存储区61输出基于第一至第六计数信号twc《1:6》(请参见图14)所生成的第一至第六写入计数信号wca《1:6》。目标地址生成电路52可以通过接收内部写入信号iwt来向第一存储区61输出基于第一至第六计数信号twc《1:6》(请参见图14)所生成的第一至第六写入计数信号wca《1:6》。目标地址生成电路52可以将被计数最多的第一至第六计数信号twc《1:6》(请参见图14)存储为第一至第六存储计数信号swc《1:6》(请参见图5)。在智能刷新操作中，目标地址生成电路52可以对第一至第六存储计数信号swc《1:6》(请参见图5)进行初始化。
117.内部地址生成电路53可以从外部设备(例如，控制器)接收第一至第n地址add《1:n》。内部地址生成电路53可以基于第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。内部地址生成电路53可以输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》。尽管内部地址生成电路53被实施为输出第一至第n地址add《1：n》作为第一至第n内部地址iadd《1：n》，但内部地址生成电路53可以被实施为通过解码第一至第n地址add《1：n》来生成第一至第n内部地址iadd《1：n》。可以根据实施例不同地设置第一至第n地址add《1：n》的比特位的数量和第一至第n内部地址iadd《1：n》的比特位的数量。
118.刷新控制电路54可以从外部设备(例如，控制器)接收刷新命令ref。刷新控制电路54可以基于刷新命令ref来生成第一智能刷新信号sr1、第二智能刷新信号sr2以及内部刷新信号ir。当刷新命令ref被重复输入预定次数以执行智能刷新操作时，刷新控制电路54可
以生成顺序使能的第一智能刷新信号sr1和第二智能刷新信号sr2。当刷新命令ref被重复输入预定次数以执行自刷新操作时，刷新控制电路54可以生成使能的内部刷新信号ir。
119.第一存储区61可以包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)。第一存储区61可以包括耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的多个行锤击单元rc(请参见图2和9)。在内部读取操作中，第一存储区61可以输出存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的行锤击字线的行锤击单元rc(请参见图2和9)中的第一至第六写入计数信号wca《1:6》，作为第一至第六读取计数信号rca《1:6》。在内部写入操作中，第一存储区61可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的行锤击字线的行锤击单元rc(请参见图2和9)中。第一存储区61可以通过接收在上电时段和用于电子设备3开启操作的启动操作期间输入的初始化信号init来对存储于第一存储区61中的第一至第六写入计数信号wca《1:6》进行初始化。可以以逻辑低电平生成初始化的第一至第六写入计数信号wca《1:6》的所有比特位。尽管第一存储区61被实施为包括第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)，但第一存储区61可以根据实施例被实施为包括各种数量的行锤击字线。第一存储区61可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)的行锤击单元rc(请参见图2和9)中，作为关于第一至第n地址add《1：n》的逻辑电平组合输入次数的信息，用于激活第二存储区62中所包括的第一至第十六字线wl1至wl16(请参见图2和9)。因为第一存储区61是以与图2和9中示出的第一存储区21相同的方式实施并且执行相同的操作，因此将在本文省略其详细描述。
120.第二存储区62可以包括第一至第十六字线wl1至wl16(请参见图2和9)。第二存储区62可以包括耦接到第一至第十六字线wl1至wl16(请参见图2和9)的多个存储单元mc(请参见图2和9)。在读取操作中，第二存储区62可以接收读取信号rd，从而输出存储在耦接到第一至第十六字线wl1至wl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》所选择的字线的存储单元mc(请参见图2和9)中的数据。在写入操作中，第二存储区62可以接收写入信号wt，从而将数据存储在耦接到第一至第十六字线wl1至wl16(请参见图2和9)中的通过第一至第n内部地址iadd《1：n》选择的字线的存储单元mc(请参见图2和9)中。在自刷新操作中，第二存储区62可以接收内部刷新信号ir，从而对第一至第十六字线wl1至wl16(请参见图2和9)执行刷新操作。在智能刷新操作中，第二存储区62可以刷新与通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线。读取信号rd和写入信号wt可以被设置为通过在通用读取操作和写入操作中从外部设备(例如，控制器)输入的命令内部生成的信号。尽管第二存储区62被实施为包括第一至第十六字线wl1至wl16(请参见图2和9)，但第二存储区62可以根据实施例被实施为包括各种数量的字线。因为第二存储区62是以与图2和9中示出的第二存储区22相同的方式实施并且执行相同的操作，因此将在本文省略其详细描述。
121.在第一存储区61中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区62中所包括的第一至第十六字线wl1至wl16(请参见图2和9)中，可以通过第一至第n内部地址iadd《1：n》同时激活相同顺序的字线。例如，当通过第一至第n内部地址iadd《1：n》激活第一存储区61中所包括的第一行锤击字线rwl1(请参见图2和9)时，可以
激活第二存储区62中所包括的第一字线wl1(请参见图2和9)。尽管通过不同的字线来实施第一存储区61中所包括的第一至第十六行锤击字线rwl1至rwl16(请参见图2和9)以及第二存储区62中所包括的第一至第十六字线wl1至wl16(请参见图2和9)，但这仅仅是示例，可以通过相同的字线来实施第一至第十六行锤击字线rwl1至rwl16以及第一至第十六字线wl1至wl16。
122.激活控制电路51、目标地址生成电路52、内部地址生成电路53以及刷新控制电路54可以位于行区域50(图2的行区域)中用于控制具有第一存储区61和第二存储区62的存储区60，或者可以位于行区域50(图2的行区域)和交叉区域(请参见图2)两者中。可替换地，激活控制电路51、目标地址生成电路52、内部地址生成电路53以及刷新控制电路54可以被实施为位于列区域(请参见图2)中用于控制存储区60，或者位于列区域(请参见图2)和交叉区域(请参见图2)两者中。
123.图14是示出目标地址生成电路52的实施例的框图。如图14中所示，目标地址生成电路52可以包括输入电路521、加法器522、输出电路523、比较电路524以及智能刷新控制电路525。
124.当输入内部读取信号ird时，输入电路521可以基于从第一存储区61接收的第一至第六读取计数信号rca《1:6》来生成第一至第六传输读取计数信号trc《1:6》。当输入内部读取信号ird时，输入电路521可以通过缓冲第一至第六读取计数信号rca《1:6》来生成第一至第六传输读取计数信号trc《1:6》。
125.加法器522可以对第一至第六传输读取计数信号trc《1:6》进行向上计数。加法器522可以通过对第一至第六传输读取计数信号trc《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。
126.在内部写入操作中，输出电路523可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》。当输入内部写入信号iwt时，输出电路523可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》。当输入内部写入信号iwt时，输出电路523可以向第一存储区61输出第一至第六写入计数信号wca《1:6》。在执行智能刷新操作之后，输出电路523可以将第一至第六写入计数信号wca《1:6》的所有比特位初始化为逻辑低电平。当在执行智能刷新操作之后输入复位信号rst时，输出电路523可以将第一至第六写入计数信号wca《1:6》的所有比特位初始化为逻辑低电平。当在执行智能刷新操作之后输入内部写入信号iwt时，输出电路523可以向第一存储区61输出所有比特位都被初始化为逻辑低电平的第一至第六写入计数信号wca《1:6》。
127.当输入内部比较信号icmp时，比较电路524可以通过将第一至第六计数信号twc《1:6》与存储于比较电路524中的第一至第六存储计数信号swc《1:6》(请参见图5)相比较来生成标志信号upf。当输入内部比较信号icmp时，在第一至第六计数信号twc《1:6》被计数多于存储于比较电路524中的第一至第六存储计数信号swc《1:6》(请参见图5)的情况下，比较电路524可以生成使能的标志信号upf。当输入内部比较信号icmp时，在第一至第六计数信号twc《1:6》被计数小于或等于存储于比较电路524中的第一至第六存储计数信号swc《1:6》(请参见图5)的情况下，比较电路524可以生成禁止的标志信号upf。当输入内部比较信号icmp时，在第一至第六计数信号twc《1:6》被计数多于存储于比较电路524中的第一至第六存储计数信号swc《1:6》(请参见图5)的情况下，比较电路524可以将第一至第六计数信号
twc《1:6》存储为第一至第六存储计数信号swc《1:6》(请参见图5)。当在智能刷新操作中输入复位信号rst时，比较电路524可以将第一至第六存储计数信号swc《1:6》(请参见图5)的所有比特位初始化为逻辑低电平。
128.当输入标志信号upf时，智能刷新控制电路525可以存储第一至第n地址add《1：n》。当输入第一智能刷新信号sr1时，智能刷新控制电路525可以基于存储的第一至第n地址add《1：n》来生成第一至第n目标地址tad《1：n》。当输入第二智能刷新信号sr2时，智能刷新控制电路525可以向第二存储区62输出第一至第n目标地址tad《1：n》。在输入第一智能刷新信号sr1之后，智能刷新控制电路525可以生成使能的复位信号rst。
129.图15是示出智能刷新控制电路525的实施例的框图。如图15中所示，智能刷新控制电路525可以包括第一地址存储电路525_1、复位控制电路525_2以及第二地址存储电路525_3。
130.第一地址存储电路525_1可以基于标志信号upf和第一智能刷新信号sr1从第一至第n地址add《1：n》生成第一至第n存储地址sad《1：n》。当标志信号upf以逻辑高电平输入时，第一地址存储电路525_1可以将第一至第n地址add《1：n》存储为第一至第n存储地址sad《1：n》。当第一智能刷新信号sr1以逻辑高电平输入时，第一地址存储电路525_1可以输出存储的第一至第n存储地址sad《1：n》。
131.复位控制电路525_2可以基于第一智能刷新信号sr1来生成复位信号rst。当输入第一智能刷新信号sr1时，复位控制电路525_2可以生成使能的复位信号rst。
132.第二地址存储电路525_3可以存储第一至第n存储地址sad《1：n》。当第二智能刷新信号sr2以逻辑高电平输入时，第二地址存储电路525_3可以输出存储的第一至第n存储地址sad《1：n》作为第一至第n目标地址tad《1：n》。
133.图16是示出刷新控制电路54的实施例的框图。如图16中所示，刷新控制电路54可以包括刷新计数器541和刷新信号生成电路542。
134.刷新计数器541可以基于刷新命令ref来生成第一至第j刷新计数信号rcnt《1：j》。刷新计数器541可以生成每次输入刷新命令ref就向上计数的第一至第j刷新计数信号rcnt《1：j》。
135.刷新信号生成电路542可以基于第一至第j刷新计数信号rcnt《1：j》来生成第一智能刷新信号sr1、第二智能刷新信号sr2以及内部刷新信号ir。当第一至第j刷新计数信号rcnt《1：j》被计数为第四逻辑电平组合时，刷新信号生成电路142可以生成顺序使能的第一智能刷新信号sr1和第二智能刷新信号sr2。第一至第j刷新计数信号rcnt《1：j》的第四逻辑电平组合可以被设置成为了执行智能刷新操作而输入刷新命令ref的次数。当第一至第j刷新计数信号rcnt《1：j》被计数为第五逻辑电平组合时，刷新信号生成电路542可以生成内部刷新信号ir。第一至第j刷新计数信号rcnt《1：j》的第五逻辑电平组合可以被设置成为了执行自刷新操作而输入刷新命令ref的次数。
136.以下将参考图17来描述根据本公开的实施例的电子设备3的智能刷新操作。
137.智能刷新操作可以包括初始化操作步骤s10、激活检测步骤s20、目标地址生成步骤s30以及智能刷新操作步骤s40。
138.初始化操作步骤s10可以被设置为上电时段和用于电子设备3开启操作的启动操作。在初始化操作步骤s10，第一存储区61可以接收初始化信号init，从而对存储于第一存
储区61中的第一至第六写入计数信号wca《1:6》进行初始化。存储于第一存储区61中的第一至第六写入计数信号wca《1:6》可以指分别存储在第一至第十六行锤击字线rwl1至rwl16中的第一至第六写入计数信号wca《1:6》。第一至第六写入计数信号wca《1:6》的所有比特位可以被初始化为逻辑低电平。
139.激活检测步骤s20可以包括激活操作步骤s210，内部读取、计数和内部写入操作步骤s220，以及比较操作步骤s230。
140.激活操作步骤s210可以被设置为从外部设备(例如，控制器)接收激活命令act、刷新命令ref以及第一至第n地址add《1：n》的步骤。
141.内部读取、计数和内部写入操作步骤s220可以被设置为基于激活命令act来生成内部读取信号ird、内部比较信号icmp和内部写入信号iwt的步骤。在内部读取、计数和内部写入操作步骤s220，激活控制电路51可以基于激活命令act来生成内部读取信号ird、内部比较信号icmp和内部写入信号iwt。当在内部读取、计数和内部写入操作步骤s220生成内部读取信号ird时，目标地址生成电路52可以通过对从第一存储区61输入的第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。在内部读取、计数和内部写入操作步骤s220，在生成内部读取信号ird之后，激活控制电路51可以生成内部比较信号icmp和内部写入信号iwt。当在内部读取、计数和内部写入操作步骤s220生成内部写入信号iwt时，目标地址生成电路52可以基于第一至第六计数信号twc《1:6》来生成第一至第六写入计数信号wca《1:6》，并且可以向第一存储区61输出第一至第六写入计数信号wca《1:6》。在内部读取、计数和内部写入操作步骤s220，第一存储区61可以存储第一至第六写入计数信号wca《1:6》。
142.比较操作步骤s230可以被设置为将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较的操作。在比较操作步骤s230，当输入内部比较信号icmp时，目标地址生成电路52可以将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较。在比较操作步骤s230，当第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，目标地址生成电路52可以生成使能的标志信号upf。在比较操作步骤s230，当第一至第六计数信号twc《1:6》被计数为小于或等于第一至第六存储计数信号swc《1:6》(否)时，目标地址生成电路52可以生成禁止的标志信号upf。
143.目标地址生成步骤s30可以包括计数信号更新操作步骤s310、目标地址更新操作步骤s320以及目标地址维持操作步骤s330。
144.当在比较操作步骤s230第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，可以执行计数信号更新操作步骤s310。在计数信号更新操作步骤s310，目标地址生成电路52可以通过使能的标志信号upf将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。
145.当在比较操作步骤s230第一至第六计数信号twc《1:6》被计数多于第一至第六存储计数信号swc《1:6》(是)时，可以执行目标地址更新操作步骤s320。在目标地址更新操作步骤s320，目标地址生成电路12可以通过使能的标志信号upf将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。
146.当在比较操作步骤s230第一至第六计数信号twc《1:6》被计数为小于或等于第一至第六存储计数信号swc《1:6》(否)时，可以执行目标地址维持操作步骤s330。在目标地址
维持操作步骤s330，目标地址生成电路52可以不通过禁止的标志信号upf将第一至第n地址add《1：n》存储为第一至第n目标地址tad《1：n》。换句话说，第一至第n目标地址tad《1：n》可以维持关于激活最多的字线的信息。当目标地址维持操作步骤s330结束时，处理可以再进入激活操作步骤s210。
147.智能刷新操作步骤s40可以包括存储计数信号初始化操作步骤s410和智能刷新执行步骤s420。
148.存储计数信号初始化操作步骤s410可以被设置为对第一至第六存储计数信号swc《1:6》(请参见图5)进行初始化的步骤。存储计数信号初始化操作步骤s410可以被设置为对第一存储区61中所包括的行锤击单元rc进行初始化的步骤。在存储计数信号初始化操作步骤s410，刷新控制电路54可以通过刷新命令ref生成第一智能刷新信号sr1。在存储计数信号初始化操作步骤s410，目标地址生成电路54可以通过由第一智能刷新信号sr1生成的复位信号rst将第一至第六存储计数信号swc《1:6》(请参见图5)的所有比特位初始化为逻辑低电平。在存储计数信号初始化操作步骤s410，可以对第一存储区61中所包括的行锤击单元rc进行初始化。
149.智能刷新执行步骤s420可以被设置为通过刷新命令ref来执行智能刷新操作的步骤。在智能刷新执行步骤s420，当输入第二智能刷新信号sr2时，目标地址生成电路52可以向第二存储区62输出存储的第一至第n目标地址tad《1：n》。在智能刷新执行步骤s420，第二存储区62可以通过激活与通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-1和n+1来执行智能刷新操作。当智能刷新执行步骤s420结束时，处理可以再进入激活操作步骤s210。
150.以下将参考图18来描述根据本公开的实施例的电子设备3的智能刷新操作。
151.在时间点t11，可以从外部设备(例如，控制器)输入激活命令act。
152.在时间点t12，激活控制电路51可以基于激活命令act来生成内部读取信号ird。目标地址生成电路52可以接收内部读取信号ird，从而通过对从第一存储区61输入的第一至第六读取计数信号rca《1:6》进行向上计数来生成第一至第六计数信号twc《1:6》。
153.在时间点t13，激活控制电路51可以基于激活命令act来生成内部比较信号icmp。目标地址生成电路52可以通过将第一至第六计数信号twc《1:6》与第一至第六存储计数信号swc《1:6》相比较来生成标志信号upf。当标志信号upf被使能时，目标地址生成电路52可以将第一至第n地址add《1：n》存储为第一至第n存储地址sad《1：n》。当标志信号upf被使能时，目标地址生成电路52可以将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。可以基于计数最多的第一至第六计数信号twc《1:6》来生成第一至第六存储计数信号swc《1:6》。当标志信号upf被禁止时，目标地址生成电路52可以不将第一至第n地址add《1：n》存储为第一至第n存储地址sad《1：n》。当标志信号upf被禁止时，目标地址生成电路52可以不将第一至第六计数信号twc《1:6》存储为第一至第六存储计数信号swc《1:6》。
154.在时间点t14，激活控制电路51可以基于激活命令act来生成内部写入信号iwt。目标地址生成电路52可以接收内部写入信号iwt，从而向第一存储区61输出基于第一至第六计数信号twc《1:6》生成的第一至第六写入计数信号wca《1:6》。第一存储区61可以将第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16中的通过第一至第n内部地址iadd《1：n》激活的行锤击字线的行锤击单元rc中。
155.在时间点t15，可以从外部设备(例如，控制器)输入刷新命令ref。
156.在时间点t16，刷新控制电路54可以基于刷新命令ref来生成第一智能刷新信号sr1。目标地址生成电路52可以通过第一智能刷新信号sr1将第一至第n存储地址sad《1：n》存储为第一至第n目标地址tad《1：n》。当输入第一智能刷新信号sr1时，目标地址生成电路52可以生成复位信号rst。刷新控制电路54可以通过在输出第一至第n存储地址sad《1：n》之后生成的复位信号rst，将第一至第六存储计数信号swc《1:6》的所有比特位初始化为逻辑低电平。即，第一至第六存储计数信号swc《1:6》可以被初始化(存储计数信号初始化)。
157.激活控制电路51可以基于刷新命令ref来生成内部写入信号iwt。目标地址生成电路52可以接收内部写入信号iwt，从而向第一存储区61输出所有比特位都被初始化为逻辑低电平的第一至第六写入计数信号wca《1:6》。第一存储区61可以将初始化的第一至第六写入计数信号wca《1:6》存储在耦接到第一至第十六行锤击字线rwl1至rwl16中的通过第一至第n内部地址iadd《1：n》激活的行锤击字线的行锤击单元rc中。即，第一存储区61的行锤击单元rc可以被初始化(rc初始化)。
158.在时间点t17，可以从外部设备(例如，控制器)输入刷新命令ref。
159.在时间点t18，刷新控制电路54可以基于刷新命令ref来生成第二智能刷新信号sr2的第一脉冲。目标地址生成电路52可以通过第二智能刷新信号sr2的第一脉冲向第二存储区62输出第一至第n目标地址tad《1：n》。第二存储区62可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n+1来执行智能刷新操作(智能刷新)。同时，第二存储区62可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《2：n》所选择的字线相邻的字线n+2来执行智能刷新操作(智能刷新)。
160.在时间点t19，刷新控制电路54可以基于刷新命令ref来生成第二智能刷新信号sr2的第二脉冲。目标地址生成电路52可以通过第二智能刷新信号sr2的第二脉冲向第二存储区62输出第一至第n目标地址tad《1：n》。第二存储区62可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-1来执行智能刷新操作(智能刷新)。同时，第二存储区62可以通过激活与第一至第十六字线wl1至wl16字线中的通过第一至第n目标地址tad《1：n》所选择的字线相邻的字线n-2来执行智能刷新操作(智能刷新)。
161.从以上描述明显可知，根据本公开的实施例的电子设备3可以另外包括存储关于地址的所有逻辑电平组合的输入次数的信息的存储区，并且可以根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最频繁地激活的字线相邻的字线的智能刷新操作。此外，电子设备3可以存储对地址的所有逻辑电平组合进行计数的结果，并且通过使用该结果，可以刷新与最频繁地激活的字线相邻的字线，从而防止字线之间的干扰现象。
162.图19是示出根据本公开的实施例的电子系统1000的结构的框图。如图19中所示，电子系统1000可以包括主机1100和半导体系统1200。
163.主机1100和半导体系统1200可以通过使用接口协议彼此传送信号。在主机1100和半导体系统1200之间使用的接口协议的示例可以包括mmc(多媒体卡)、esdi(增强型小型磁盘机接口)、ide(电子集成驱动器)、pci-e(外围组件高速互连)、ata(先进技术附件)、sata(串行ata)、pata(并行ata)、sas(串行连接scsi)，以及usb(通用串行总线)。
164.半导体系统1200可以包括控制器1300和电子设备1400(k：1)。控制器1300可以控制电子设备1400(k：1)，使得电子设备1400(k：1)执行智能刷新操作。每一个电子设备1400(k：1)可以另外包括存储关于地址的所有逻辑电平组合输入次数的信息的存储区，并且可以根据对地址的所有逻辑电平组合进行计数的结果来执行刷新与最频繁激活的字线相邻的字线的智能刷新操作。每一个电子设备1400(k:1)可以存储对地址的所有逻辑电平组合进行计数的结果，并且通过使用该结果，可以刷新与最频繁地激活的字线相邻的字线，从而防止字线之间的干扰现象。
165.可以利用图1中示出的电子设备1、图12中示出的电子设备2以及图13中示出的电子设备3来实施每一个电子设备1400(k：1)。根据实施例，可以利用dram(动态随机存取存储器)、pram(相变随机存取存储器)、rram(电阻随机存取存储器)、mram(磁随机存取存储器)和fram(铁电随机存取存储器)中的一个来实施每一个电子设备1400(k：1)。
166.尽管已经为了说明性目的公开了本教导的一些实施例，但本领域技术人员将理解，可以进行各种修改、添加和替换而不背离在所附权利要求中限定的本教导的范围和精神。

技术特征：

1.一种电子设备，包括：目标地址生成电路，其通过对在激活操作期间通过执行内部读取操作和内部写入操作而输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号，当所述计数信号被计数多于存储于所述目标地址生成电路中的存储计数信号时将所述计数信号存储为所述存储计数信号，并且将与所述计数信号相对应的所述地址存储为目标地址；以及刷新控制电路，其控制对所述目标地址的智能刷新操作。2.根据权利要求1所述的电子设备，其中，所述目标地址生成电路将所述地址的逻辑电平组合中被计数最多的所述计数信号存储为所述存储计数信号。3.根据权利要求1所述的电子设备，其中，所述目标地址生成电路在执行所述智能刷新操作之后对行锤击单元进行初始化，所述行锤击单元存储与所述存储计数信号被计数相同的所述计数信号。4.根据权利要求1所述的电子设备，其中，所述智能刷新操作是刷新存储区中所包括的多个字线中的、被布置为与通过所述目标地址所选择的字线相邻的字线的操作。5.根据权利要求1所述的电子设备，其中，所述目标地址生成电路包括：输入电路，其当输入内部读取信号时，基于从存储区接收的读取计数信号来生成传输读取计数信号；加法器，其通过对所述传输读取计数信号进行向上计数来生成所述计数信号；输出电路，其当输入内部写入信号时基于所述计数信号来生成写入计数信号，并且向所述存储区输出所述写入计数信号；比较电路，其通过将所述计数信号与所述存储计数信号相比较来生成标志信号，当生成所述标志信号时再次将所述计数信号存储为所述存储计数信号，以及当输入复位信号时对所述存储计数信号进行初始化；以及智能刷新控制电路，其当输入所述标志信号时存储所述地址，当输入智能刷新信号时输出存储的地址作为所述目标地址，以及通过延迟所述智能刷新信号来生成所述复位信号。6.根据权利要求5所述的电子设备，其中，所述比较电路包括：计数信号存储电路，其当输入所述标志信号时将所述计数信号存储为所述存储计数信号，并且当输入所述复位信号时对所述存储计数信号进行初始化；以及标志信号生成电路，其当所述计数信号被向上计数多于存储的存储计数信号时生成所述标志信号。7.根据权利要求5所述的电子设备，其中，所述智能刷新控制电路包括：地址存储电路，其当输入所述标志信号时存储所述地址，并且当输入所述智能刷新信号时输出所述存储的地址作为所述目标地址；以及复位控制电路，其通过延迟所述智能刷新信号直到所述智能刷新操作完成来生成所述复位信号。8.根据权利要求5所述的电子设备，其中，所述存储区包括：第一存储区，其具有多个行锤击字线和耦接到所述多个行锤击字线的多个行锤击单元，并且在所述内部读取操作期间输出存储在耦接到所述多个行锤击字线中的通过内部地址所选择的行锤击字线的行锤击单元中的所述读取计数信号，以及在所述内部写入操作中
将所述写入计数信号存储在耦接到所述多个行锤击字线中的通过所述内部地址所选择的行锤击字线的行锤击单元中；以及第二存储区，包括多个字线和耦接到所述多个字线的多个存储单元，并且所述第二存储区在所述智能刷新操作中刷新与通过所述目标地址所选择的字线相邻的字线，在读取操作中输出存储在耦接到所述多个字线中的通过所述内部地址所选择的字线的存储单元中的第一数据，以及在写入操作中将第二数据存储在耦接到所述多个字线中的通过所述内部地址所选择的字线的存储单元中。9.根据权利要求8所述的电子设备，进一步包括：激活控制电路，其通过接收激活命令和刷新命令来生成控制所述内部读取操作的所述内部读取信号以及所述内部写入信号，并且生成内部比较信号来控制所述内部写入操作；以及内部地址生成电路，其基于所述地址来生成所述内部地址。10.根据权利要求9所述的电子设备，其中，所述激活控制电路、所述内部地址生成电路、所述目标地址生成电路以及所述刷新控制电路位于行区域中来控制所述存储区或者位于所述行区域和交叉区域两者中。11.根据权利要求8所述的电子设备，进一步包括：激活控制电路，其通过接收激活命令和刷新命令来生成控制所述内部读取操作的所述内部读取信号以及所述内部写入信号，并且生成内部比较信号来控制所述内部写入操作；内部地址生成电路，其基于所述地址来生成所述内部地址；输入/输出控制电路，其通过行锤击输入/输出线耦接到所述第一存储区，所述输入/输出控制电路在所述内部读取操作期间通过所述行锤击输入/输出线来接收并输出所述读取计数信号，并且在所述内部写入操作期间通过所述行锤击输入/输出线来接收并输出所述写入计数信号；以及列控制电路，其通过本地输入/输出线耦接到所述第二存储区，所述列控制电路在所述读取操作期间通过所述本地输入/输出线来接收并输出所述第一数据，并且在所述写入操作期间通过所述本地输入/输出线来接收并输出所述第二数据。12.根据权利要求11所述的电子设备，其中，所述激活控制电路、所述内部地址生成电路、所述目标地址生成电路、所述刷新控制电路、所述输入/输出控制电路和所述列控制电路位于列区域中来控制所述存储区或位于所述列区域和交叉区域两者中。13.一种电子设备，包括：目标地址生成电路，其通过对在激活操作期间通过执行内部读取操作和内部写入操作而输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号，当所述计数信号被向上计数时将所述计数信号存储为存储计数信号，将与所述计数信号相对应的所述地址存储为目标地址，在第一智能刷新操作期间对所述存储计数信号进行初始化，以及在第二智能刷新操作期间输出所述目标地址；以及刷新控制电路，其在所述第二智能刷新操作期间控制对所述目标地址的智能刷新操作。14.根据权利要求13所述的电子设备，其中，通过刷新命令来顺序地执行所述第一智能刷新操作和所述第二智能刷新操作。
15.根据权利要求13所述的电子设备，其中，所述目标地址生成电路将所述地址的逻辑电平组合中被计数最多的所述计数信号存储为所述存储计数信号。16.根据权利要求13所述的电子设备，其中，所述第二智能刷新操作刷新存储区中所包括的多个字线中的、被布置为与通过所述目标地址所选择的字线相邻的字线。17.根据权利要求13所述的电子设备，其中，所述目标地址生成电路包括：输入电路，其当输入内部读取信号时，基于从存储区接收的读取计数信号来生成传输读取计数信号；加法器，其通过对所述传输读取计数信号进行向上计数来生成所述计数信号；输出电路，其当输入内部写入信号时，基于所述计数信号来生成写入计数信号，并且向所述存储区输出所述写入计数信号；比较电路，其通过将所述计数信号与所述存储计数信号相比较来生成标志信号，当生成所述标志信号时再次将所述计数信号存储为所述存储计数信号，以及当输入复位信号时对所述存储计数信号进行初始化；以及智能刷新控制电路，其当输入所述标志信号时将所述地址存储为存储地址，当输入第一智能刷新信号时生成所述复位信号，以及当输入第二智能刷新信号时输出所述存储地址作为所述目标地址。18.根据权利要求17所述的电子设备，其中，所述比较电路包括：计数信号存储电路，其当输入所述标志信号时将所述计数信号存储为所述存储计数信号，并且当输入所述复位信号时对所述存储计数信号进行初始化；以及标志信号生成电路，其当所述计数信号被向上计数多于所述存储的存储计数信号时生成所述标志信号。19.根据权利要求17所述的电子设备，其中，所述智能刷新控制电路包括：第一地址存储电路，其当输入所述标志信号时存储所述地址，并且当输入所述第一智能刷新信号时输出存储的地址作为所述存储地址；复位控制电路，其当输入所述第一智能刷新信号时生成使能的所述复位信号；以及第二地址存储电路，其当输入所述第二智能刷新信号时输出所述存储地址作为所述目标地址。20.根据权利要求17所述的电子设备，其中，所述存储区包括：第一存储区，其包括多个行锤击字线和耦接到所述多个行锤击字线的多个行锤击单元，所述第一存储区在所述内部读取操作期间输出存储在耦接到所述多个行锤击字线中的通过内部地址所选择的行锤击字线的行锤击单元中的所述读取计数信号，并且在所述内部写入操作期间将所述写入计数信号存储在耦接到所述多个行锤击字线中的通过所述内部地址所选择的行锤击字线的行锤击单元中；以及第二存储区，其包括多个字线和耦接到所述多个字线的多个存储单元，所述第二存储区当输入所述第二智能刷新信号时刷新与通过所述目标地址所选择的字线相邻的字线，在读取操作期间输出存储在耦接到所述多个字线中的通过所述内部地址所选择的字线的存储单元中的第一数据，以及在写入操作期间将第二数据存储在耦接到所述多个字线中的通过所述内部地址所选择的字线的存储单元中。21.根据权利要求20所述的电子设备，进一步包括：
激活控制电路，其通过接收激活命令和刷新命令来生成控制所述内部读取操作的所述内部读取信号以及所述内部写入信号，并且生成内部比较信号来控制所述内部写入操作；以及内部地址生成电路，其基于所述地址来生成所述内部地址。22.根据权利要求21所述的电子设备，其中，所述激活控制电路包括：环形振荡器，其生成在输入所述激活命令和所述刷新命令任何之一时进行切换的周期信号；rod计数器，其生成在每次输入所述周期信号的脉冲时被计数的振荡计数信号；以及内部信号生成电路，其当所述振荡计数信号被计数为第一逻辑电平组合时生成所述内部读取信号，当所述振荡计数信号被计数为第二逻辑电平组合时生成所述内部写入信号，以及当所述振荡计数信号被计数为第三逻辑电平组合时生成所述内部比较信号。23.根据权利要求13所述的电子设备，其中，所述刷新控制电路包括：刷新计数器，其生成根据所述刷新命令的输入次数被计数的刷新计数信号；以及刷新信号生成电路，其当所述刷新计数信号被计数为第四逻辑电平组合时生成控制所述第一智能刷新操作的所述第一智能刷新信号，并且当所述刷新计数信号被计数为第五逻辑电平组合时生成控制所述第二智能刷新操作的所述第二智能刷新信号。24.一种智能刷新方法，包括：执行内部读取操作和内部写入操作，所述内部读取操作和内部写入操作通过对在激活操作期间输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号；通过将所述计数信号与存储计数信号相比较生成标志信号来生成目标地址，并且基于所述标志信号从所述地址生成用于执行智能刷新操作的目标地址；以及当输入刷新命令时，通过执行对与存储区中所包括的字线中的与所述目标地址相对应的字线相邻的字线进行刷新的所述智能刷新操作来执行智能刷新执行。25.根据权利要求24所述的智能刷新方法，其中，在所述智能刷新操作期间对所述存储计数信号进行初始化。26.根据权利要求24所述的智能刷新方法，其中，所述生成目标地址包括：执行计数信号更新操作，所述计数信号更新操作在所述标志信号因所述计数信号被计数多于所述存储计数信号而被使能时，将所述计数信号存储为所述存储计数信号；执行目标地址更新操作，所述目标地址更新操作在所述标志信号被使能时将所述地址存储为所述目标地址；以及执行目标地址维持操作，所述目标地址维持操作在禁止所述标志信号时维持所述目标地址。27.根据权利要求24所述的智能刷新方法，其中，所述执行智能刷新执行包括：执行存储计数信号初始化操作，所述存储计数信号初始化操作在第一智能刷新操作期间对所述存储计数信号进行初始化；以及执行第二智能刷新执行，所述第二智能刷新执行在第二智能刷新操作中向所述存储区输出所述目标地址，并且执行刷新相邻于与所述目标地址相对应的字线的字线的所述智能刷新操作。

技术总结

本发明公开了一种用于执行智能刷新操作的电子设备以及智能刷新方法，该电子设备包括：目标地址生成电路，其通过对在激活操作期间通过执行内部读取操作和内部写入操作而输入的地址的每一个逻辑电平组合的次数进行计数来生成计数信号，当计数信号被计数多于存储于目标地址生成电路中的存储计数信号时将计数信号存储为存储计数信号，以及将与计数信号相对应的地址存储为目标地址；以及，刷新控制电路，其控制对目标地址的智能刷新操作。其控制对目标地址的智能刷新操作。其控制对目标地址的智能刷新操作。