用于相位噪声减小的电感器拓扑的制作方法

阅读：评论：0

用于相位噪声减小的电感器拓扑
1.本技术是申请日为2022年05月30日、申请号为202210596744.9、发明名称为“用于相位噪声减小的电感器拓扑”的发明专利申请的分案申请，原申请的全部内容通过引用结合在本技术中。
技术领域
2.本实施方案大体上涉及电感器，并且更具体地涉及电压控制振荡器 (vco)的电感器。

背景技术：

3.在移动通信设备中，收发器可发射和接收无线信号。收发器可包括改变发射或接收信号的频率的电压控制振荡器(vco)。然而，vco可生成相位噪声(例如，对应于与完美周期性的时域偏差的发射或接收信号的相位中的随机波动的频域表示)，这可影响收发器的性能和发射或接收信号的质量。

技术实现要素：

4.下面阐述本文所公开的某些实施方案的概要。应当理解，呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要，并且这些方面并非旨在限制本公开的范围。实际上，本公开可涵盖下面可没有阐述的多个方面。
5.在一个实施方案中，电感器可包括第一端子、第二端子和耦接到第二端子的共享分支。所述电感器可进一步包括耦接到所述第一端子的第一线圈，所述第一线圈在逆时针方向上从所述第一端子延伸到所述共享分支。所述电感器可进一步包括耦接到所述第一端子的第二线圈，所述第二线圈在顺时针方向上从所述第一端子延伸到所述共享分支，其中所述第一线圈与所述第二线圈关于所述共享分支对称。
6.在另一实施方案中，一种电子设备可包括一个或多个天线。所述电子设备还可包括耦接到所述一个或多个天线的收发器。所述收发器可包括第一电路、第二电路和电感器。所述电感器可具有耦接到所述第一电路的第一线圈和第二线圈以及耦接到所述第一线圈和所述第二线圈的共享分支，所述共享分支平分所述电感器并且耦接到所述第二电路，其中所述第一线圈与所述第二线圈并联。
7.在又一实施方案中，电压控制振荡器可包括第一电路部件、第二电路部件和电感器。所述电感器可包括耦接到所述第一电路部件的第一线圈、经由接头耦接到所述第一电路部件并且与所述第一线圈并联的第二线圈以及耦接到所述第二电路部件、所述第一线圈和所述第二线圈的共享电路路径，所述共享电路路径与所述接头重叠。
8.对上述特征的各种改进可能相对于本发明的各个方面而存在。也可在这些各个方面中加入其他特征。这些改进和附加特征可以单独存在，也可以任何组合的形式存在。例如，下面讨论的与一个或多个所示实施方案相关的各种特征可单独地或以任何组合形式结合到本发明上述方面的任何一个中。上文所呈现的简要概要仅旨在使读者熟悉本公开实施
方案的特定方面和上下文，并不限制要求保护的主题。
附图说明
9.在阅读以下详细描述并参考下文所述的附图时可更好地理解本公开的各个方面，其中相似的数字是指相似的部分。
10.图1是根据本公开的实施方案的电子设备的框图；
11.图2是根据本公开的实施方案的图1的电子设备的功能图；
12.图3是根据本公开的实施方案的图1的电子设备的发射器的示意图；
13.图4是根据本公开的实施方案的图1的电子设备的接收器的示意图；
14.图5示出具有在8字形配置中串联的两个线圈的电感器；
15.图6示出根据本公开的实施方案的具有在8字形配置中并联的两个线圈的电感器；
16.图7a和图7b示出根据本公开的实施方案的呈三维形式的图6的电感器；
17.图8是绘示根据本公开的实施方案的图5的电感器的电感和图6的电感器的电感的曲线图；
18.图9是绘示根据本公开的实施方案的图5的电感器的质量因子和图6 的电感器的质量因子的曲线图；
19.图10示出根据本公开的实施方案的8字形并联电感器的替代配置；并且
20.图11a和图11b示出根据本公开的实施方案的呈三维形式的图10的电感器。
具体实施方式
21.下文将描述一个或多个具体实施方案。为了提供这些实施方案的简要描述，本说明书中未描述实际具体实施的所有特征。应当了解，在任何此类实际具体实施的开发中，如在任何工程或设计项目中，必须要作出特定于许多具体实施的决策以实现开发者的具体目标，诸如符合可从一个具体实施变化为另一具体实施的与系统相关和与商业相关的约束。此外，应当理解，此类开发工作有可能复杂并且耗时，但是对于受益于本公开的本领域的普通技术人员而言，其仍将是设计、加工和制造的常规工作。
22.当介绍本公开的各种实施方案的元件时，冠词“一个/一种”和“该/所述”旨在意指存在元件中的一个或多个。术语“包括”、“包含”和“具有”旨在被包括在内，并且意指可存在除列出的元件之外的附加元件。附加地，应当理解，参考本公开的“一个实施方案”或“实施方案”并非旨在被解释为排除也结合所引述的特征的附加实施方案的存在。此外，特定特征、结构或特性可以任何适当的方式组合在一个或多个实施方案中。术语“大致”、“接近”、“大约”、“靠近”和/或“基本上”的使用应理解为意指包括靠近目标(例如，设计、值、量)，诸如在任何合适或可设想误差的界限内(例如，在目标的0.1％内、在目标的1％内、在目标的5％内、在目标的10％内、在目标的25％内等)。此外，应当理解，本文提供的任何精确值、数字、测量值等被设想为包含精确值、数字、测量值等的近似值(例如，在合适或可设想误差的界限内)。
23.本公开涉及降低电压控制振荡器(vco)中的相位噪声，并且更具体地，藉由使用位于vco内的电感器。具体地，增加功率消耗和/或电感器的质量因子可导致相位噪声降低。电感器的质量因子是在给定频率下电感器的电感电抗与电阻的比率以及电感器效率的度量。
即，电感器的质量因子越高，电感器可表现得越接近理想电感器。
24.可通过设计电感器以增加功率消耗来实现较低的vco相位噪声。为了增加电感器的功率消耗，应当通过减小电感器中一个或多个线圈的内径来减小电感器的电感。然而，随着内径变小，电感器的质量因子减小，这可抵消通过增加相位噪声而缩小电感的益处。此外，假设电感器具有串联8 字形(或8形)拓扑以提供一阶通量抵消，减小8字形的线圈的两个内径可导致甚至更低的质量因子。举例来说，如果串联8字形电感器的两个线圈具有相同的电感，那么该电感器的总电感是该两个线圈的电感的总和。
25.当前所公开的实施方案提供了电感器拓扑，该电感器拓扑可实现较低的电感和较高的质量因子(例如，与串联8字形配置相比)以减小相位噪声，同时仍然提供通量抵消。在所公开的并联8字形电感器配置中，线圈并联放置以形成电感器，该电感器的总电感大致等于每个线圈的电感的一半(假设每个线圈具有相同的电感)。这可与串联8字形配置进行比较，在该配置中，两个线圈串联放置以形成电感器，其中该电感器的总电感是每个线圈的电感的总和。由于所提出的电感器的每个线圈具有由于并联8 字形电感器配置而可能较大(例如，与串联8字形配置相比)的电感和内径，因此实现电感器的更大质量因子。由于电感降低和质量因子增加，这可能导致较低的相位噪声。
26.图1是根据本公开的实施方案的电子设备10的框图。除了别的之外，电子设备10可包括一个或多个处理器12(为方便起见，在本文统称为单个处理器，其可任何合适形式的处理电路实现)、存储器14、非易失性存储装置16、显示器18、输入结构22、输入/输出(i/o)接口24、网络接口 26和电源29。图1所示的各种功能块可包括硬件元件(包括电路)、软件元件(包括机器可执行指令)或硬件和软件元件的组合(其可被称为逻辑)。处理器12、存储器14、非易失性存储装置16、显示器18、输入结构22、输入/输出(i/o)接口24、网络接口26和/或电源29可各自彼此直接或间接通信地耦接(例如，通过或经由另一个部件、通信总线、网络)，以在彼此之间发射和/或接收数据。应当指出的是，图1仅是特定具体实施的一个示例，并且旨在示出可存在于电子设备10中的部件的类型。
27.举例来说，电子设备10可以包括任何合适的计算设备，包括台式计算机或笔记本电脑(例如，以可从加利福尼亚州库比蒂诺(cupertino， california)的苹果公司(apple inc.)获得的pro、 macbookmini或mac的形式)、便携式电子设备或手持式电子设备诸如无线电子设备或智能手机(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的型号的形式)、平板电脑(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的型号的形式)、可穿戴电子设备(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的apple 的形式)和其他类似的设备。应当注意，图1中的处理器12和其他相关项目在本文中可以被一般性地称为“数据处理电路”。这种数据处理电路可整体或部分地体现为软件、硬件、或两者。此外，处理器12和图1 中的其他相关项可以是单个独立的处理模块，或者可完全或部分地结合在电子设备10内的其他元件中的任一个元件内。处理器12可用通用微处理器、微控制器、数字信号处理器(dsp)、现场可编程门阵列(fpga)、可编程逻辑器件(pld)、控制器、状态机、门控逻辑、分立硬件部件、专用硬件有限状态机或可执行信息的计算或其他操纵的任何其他合适的实体的组合来实现。处理器12可包括一个或多个应用处理器、一个或多个基带处理器、或两者，
并且执行本文描述的各种功能。
28.在图1的电子设备10中，处理器12可与存储器14和非易失性存储装置16可操作地耦接，以执行各种算法。由处理器12执行的此类程序或指令可存储在包括一个或多个有形计算机可读介质的任何合适的制品中。有形计算机可读介质可包括存储器14和/或非易失性存储装置16，单独地或共同地，以存储指令或例程。存储器14和非易失性存储装置16可包括用于存储数据和可执行指令的任何合适的制品，诸如随机存取存储器、只读存储器、可重写闪存存储器、硬盘驱动器、和光盘。此外，在此类计算机程序产品上编码的程序(例如，操作系统)还可包括可由处理器12执行以使得电子设备10能够提供各种功能的指令。
29.在某些实施方案中，显示器18可有利于用户观看在电子设备10上生成的图像。在一些实施方案中，显示器18可以包括可以有利于用户与电子设备10的用户界面进行交互的触摸屏。此外，应当理解，在一些实施方案中，显示器18可包括一个或多个液晶显示器(lcd)、发光二极管(led)显示器、有机发光二极管(oled)显示器、有源矩阵有机发光二极管(amoled)显示器、或这些和/或其他显示技术的某种组合。
30.电子设备10的输入结构22可使得用户能够与电子设备10进行交互 (例如，按下按钮以增大或减小音量水平)。正如网络接口26那样，i/o 接口24可以使电子设备10能够与各种其他电子设备进行交互。在一些实施方案中，i/o接口24可包括用于硬连线连接的i/o端口以用于使用标准连接器和协议诸如由加利福尼亚库比蒂诺的apple inc.提供的lightning连接器、通用串行总线(usb)或其他类似的连接器和协议进行充电和/或内容操控。网络接口26可包括例如用于以下各项的一个或多个接口：个人局域网络(pan)，诸如超宽频带(uwb)或网络；局域网 (lan)或无线局域网(wlan)，诸如采用ieee 802.11x系列协议中的一个协议(例如，)的网络；和/或广域网(wan)，诸如与第三代合作伙伴计划(3gpp)相关的任何标准，包括例如第三代(3g)蜂窝网络、通用移动通信系统(umts)、第四代(4g)蜂窝网络、长期演进蜂窝网络、长期演进许可辅助接入(lte-laa)蜂窝网络、第五代(5g)蜂窝网络和/或新空口(nr)蜂窝网络、卫星网络等。具体地，网络接口26可包括例如用于使用包括毫米波(mm wave)频率范围(例如，24.25千兆赫(ghz)-300千兆赫)的5g规格的版本15蜂窝通信标准的一个或多个接口，和/或限定和/或实现用于无线通信的频率范围的任何其他蜂窝通信标准版本(例如，版本16、版本17、任何未来版本)。电子设备10的网络接口26可允许通过前述网络(例如，5g、wi-fi、lte-laa 等)进行通信。
31.网络接口26还可包括例如用于以下各项的一个或多个接口：宽带固定无线接入网络(例如，)、移动宽带无线网络(移动)、异步数字用户线路(例如，adsl、vdsl)、数字视频地面广播网络及其扩展dvb手持网络、超宽带 (uwb)网络、交流(ac)功率线等。
32.如图所示，网络接口26可包括收发器30。在一些实施方案中，收发器30的全部或部分可设置在处理器12内。收发器30可支持经由一个或多个天线发射和接收各种无线信号，并且因此可包括发射器和接收器。收发器30可进一步包括电感器，其中该电感器可耦接到收发器30的任何合适的电路以减小电路的相位噪声。电子设备10的电源29可包括任何合适的电源，诸如可再充电的锂聚合物(li-poly)电池和/或交流电(ac)电源转换器。在某些实
施方案中，电子设备10可以采取以下形式：计算机、便携式电子设备、可穿戴电子设备，或其他类型的电子设备。
33.图2是根据本公开的实施方案的图1的电子设备10的功能图。如图所示，处理器12、存储器14、收发器30、发射器52、接收器54和/或天线 55(被示为55a-55n，统称为天线55)可彼此直接或间接通信地耦接(例如，通过或经由另一个部件、通信总线、网络)，以在彼此之间发射和/或接收数据。
34.电子设备10可包括发射器52和/或接收器54，它们分别使得能够在电子设备10和外部设备之间经由例如网络(例如，包括)或直接连接来发射和接收数据。如图所示，发射器52和接收器54可组合到收发器30 中。电子设备10还可具有一个或多个天线55a至55n，该一个或多个天线电耦接到收发器30。天线55a-55n可以全向或定向配置、单波束、双波束或多波束布置等进行配置。每个天线55可与一个或多个波束和各种配置相关联。在一些实施方案中，天线组或模块的天线55a-55n中的多个天线可通信地耦接相应收发器30并且各自发射可有利地和/或破坏性地组合以形成波束的射频信号。适用于各种通信标准，电子设备10可包括多个发射器、多个接收器、多个收发器和/或多个天线。在一些实施方案中，发射器52和接收器54可经由其他有线或有线系统或装置来发射和接收信息。
35.如图所示，电子设备10的各种部件可通过总线系统56耦接在一起。总线系统56可包括例如数据总线以及除数据总线之外的电源总线、控制信号总线和状态信号总线。电子设备10的部件可耦接在一起，或使用一些其他机制彼此接受或提供输入。
36.如上所述，电子设备10的收发器30可包括发射器和接收器，该发射器和接收器耦接到至少一个天线，以使得电子设备10能够发射和接收无线信号。图3是根据本公开的实施方案的可为收发器30的部分的发射器52 (例如，发射电路)的框图。如图所示，发射器52可以数字信号的形式接收待经由一个或多个天线55发射的传出数据60。发射器52的数模转换器 (dac)62可将数字信号转换为模拟信号，并且调制器63可将所转换的模拟信号与载波信号组合。混合器64可经由电压控制振荡器66(vco)修改载波信号的频率。vco 66是振荡器，其振荡频率受电压控制。vco 66 可包括一个或多个电路部件，例如一个或多个电阻器、电容器、电感器 (包括如本文所述的电感器，以减小由vco 66接收的输入信号中的相位噪声以输出输出信号)、晶体管、二极管等。在一些实施方案中，vco 66 可包括数字控制振荡器(dco)。dco可指由dac 62提供的载波信号驱动的vco 66。
37.功率放大器(pa)67从混合器64接收射频信号，并且可将经调制信号放大到合适的水平以驱动该信号经由一个或多个天线55的发射。发射器 52的滤波器68(例如，滤波器电路和/或软件)然后可将不期望噪声从所放大信号去除以生成待经由一个或多个天线55发射的发射数据70。滤波器 68可包括用于将不期望噪声从所放大信号去除的一个或多个任何合适的滤波器，诸如带通滤波器、带阻滤波器、低通滤波器、高通滤波器和/或抽取滤波器。另外，发射器52可包括未示出的任何合适的另外的部件，或者可不包括所示部件中的某些部件，使得发射器52可经由一个或多个天线55 发射传出数据60。例如，发射器52可包括另外的混合器和/或数字上转换器(例如，用于将输入信号从基带频率转换为中间频率)。又如，如果功率放大器67在期望频率范围内或大致在期望频率范围内输出所放大信号，那么发射器52可不包括滤波器68(使得可不必对所放大信号进行滤波)。
38.图4是根据本公开的实施方案的可为收发器30的部分的接收器54(例如，接收电
路)的示意图。如图所示，接收器54可以模拟信号的形式从一个或多个天线55接收所接收数据80。低噪声放大器(lna)81可将所接收模拟信号放大到合适的水平以供接收器54处理。混合器82可经由电压控制振荡器84(vco)修改所放大信号的频率。vco 84可与上述发射器 52的vco 66相同或类似。滤波器85(例如，滤波器电路和/或软件)可从信号中去除不期望噪声，诸如跨信道干扰。滤波器85还可去除由一个或多个天线55接收的处于期望信号以外的频率的另外的信号。滤波器85可包括用于从所接收信号中去除不期望噪声或信号的一个或多个任何合适的滤波器，诸如带通滤波器、带阻滤波器、低通滤波器、高通滤波器和/或抽取滤波器。解调器86可将射频包络从所滤波信号去除和/或从所滤波信号提取经解调信号以供处理。模数转换器(adc)88可接收经解调模拟信号并且将该信号转换为传入数据90的数字信号以由电子设备10进一步处理。另外，接收器54可包括未示出的任何合适的另外的部件，或者可不包括所示部件中的某些部件，使得接收器54可经由一个或多个天线55接收所接收数据80。例如，接收器54可包括另外的混合器和/或数字下转换器。(例如，用于将输入信号从中间频率转换为基带频率)。
39.本文的实施方案提供了减小相位噪声的电感器拓扑。在所公开的并联 8字形电感器配置中，电感器的两个线圈并联放置，使得电感器的总电感大致为每个线圈的电感的一半(当每个线圈具有等同电感时)。由于每个线圈的电感和内径可由于并联8字形电感器配置而较大(例如，当与串联8 字形电感器配置相比时)，因此可改善电感器的质量因子。即，串联8字形电感器配置可具有串联放置的两个线圈，并且因此，串联8字形电感器的总电感可为每个线圈的电感的总和。因此，并联8字形电感器配置可由于电感降低和质量因子增加而产生较低的相位噪声。
40.鉴于以上内容，并且为了比较，图5示出具有在8字形配置中串联的两个线圈的电感器100。第一串联线圈102可具有内径104。内径104可大于1微米，例如介于5微米与80微米之间、30微米与70微米之间、40微米与60微米之间、45微米和/或55微米。第一串联线圈102的内径104可限定第一串联线圈102的电感l。当电流施加到第一串联线圈102时(例如，在逆时针方向105上)，第一串联线圈102可产生磁通量106(例如，在沿z轴的正方向上或图5的页面或纸张“向外”)。第一串联线圈102可与第二串联线圈108串联，其中第二串联线圈108经由第一接头109和第二接头111耦接到第一串联线圈102。第二串联线圈108可经由第一接头 109接收来自第一串联线圈102的电流并且经由第二接头111完成电路。此外，第二接头111可与第一接头109重叠(例如，设置在相对于z轴的不同 x-y平面上方或不同x-y平面上)，但在替代实施方案中，第一接头109可与第二接头111重叠。第二接头111可经由连接件115a耦接到第一串联线圈102。即，连接件115a可设置在其上设置第一串联线圈102的x-y平面与其上设置第二接头111的x-y平面之间，和/或包括其上设置第一串联线圈的x-y平面和其上设置第二接头的x-y平面。类似地，第二接头111可经由连接件115b耦接到第二串联线圈108。即，第二连接件115b可设置在其上设置第二串联线圈108的x-y平面与其上设置第二接头111的x-y平面之间，和/或包括其上设置第二串联线圈的x-y平面和其上设置第二接头的 x-y平面。
41.第二串联线圈108可具有与内径104大致相同的内径。因此，第二串联线圈108的内径104可限定与第一串联线圈102的电感相同的电感l。当电流施加到第二串联线圈108时(例如，在顺时针方向107上)，第二串联线圈108可产生相对于磁通量106在量值上相等但在
方向上相反的磁通量113(例如，在沿z轴的负方向上或图5的页面或纸张“向内”)。第一串联线圈102的磁通量106可与第二串联线圈108的磁通量113在量值上相等并且在方向上相反。这可导致分别由流经每个线圈的电流产生的磁通量 106、113的通量抵消。在一些实施方案中，可切换第一串联线圈102和第二串联线圈108的沿着z轴的磁通量106、113的方向。
42.在一些实施方案中，第一串联线圈102和第二串联线圈108可耦接到发射器52的vco 66的一个或多个电路部件(例如，电阻器、电容器、另外的电感器、晶体管、二极管等)，但在另外或替代实施方案中，第一串联线圈102和第二串联线圈108可耦接到任何其它合适的部件以减小相位噪声。例如，当电感器100串联耦接时，第一电路部件可经由正极化迹线 110(例如，正引脚或端子)向电感器100提供或输出电流，并且该电流可经由负极化迹线112(例如，负引脚或端子)发送到第二电路部件。在电感器100并联耦接的情况下，第一电路部件和第二部件可为单个部件。第一串联线圈102可直接耦接到正极化迹线110和负极化迹线112(例如，无需在第一串联线圈102与电子部件的迹线之间的任何中间电路或部件)，而第二串联线圈108可不直接耦接到正极化迹线110和负极化迹线112。即，第一串联线圈102的输入114可耦接到正极化迹线110，并且输出116可耦接到负极化迹线112。
43.如上所述，期望减小vco 66和/或vco 84的相位噪声。可使用以下等式1确定相对于载波(dbc)在每赫兹(hz)上作为dbc/hz的以分贝为单位的相位噪声：
[0044][0045]
等式1可包括库仑常数(k)、温度(t)、质量因子(q
t
或q)、功率消耗值(p
dc
)、电流和电压效率(分别为αi和αv)、晶体管的噪声因子 (γ)，中心频率(ω0)和偏移频率(δω)。由于这些因子中的许多这些因子可为静态或设备或环境依赖性的，因此可合理地修改质量因子(q)和 p
dc
以减小相位噪声。因此，增加质量因子(q)和p
dc
可总体上降低相位噪声。
[0046]
为了增加p
dc
，可减小电感器100的电感l。电感器100的电感与电感器100的内径104直接相关。即，随着内径104缩小，电感也减小。由于电感器100的串联拓扑，电感器100的总电感是第一串联线圈102的电感和第二串联线圈108的电感的总和。因此，减小(例如，一个或两个线圈的)内径104可降低电感器100的总电感，并且增加p
dc
，这可减小相位噪声。然而，随着内径104减小，电感器100的质量因子(q)也减小。这可能导致总体上较高的相位噪声。
[0047]
鉴于前述内容，图6示出根据本公开的实施方案的具有在8字形配置中并联的两个线圈的电感器120。第一线圈122可具有内径124。第一线圈 122的内径124可限定第一线圈122的电感l。内径124可大于1微米，例如介于5微米与150微米之间、30微米与120微米之间、50微米与100微米之间、60微米与90微米之间，和/或70微米与85微米之间。例如，内径124可大致为100微米。当通过正极化迹线110施加电流时，电流可流经第一线圈122(例如，在逆时针方向123上)并且经由电路路径或共享分支129(例如，其平分电感器120)返回以产生磁通量125(例如，在沿z 轴的正方向上或图6的片材或纸张“向外”)。第一线圈122可相对于共享分支129对称地设置为与第二线圈128相对。
[0048]
第二线圈128可具有与内径124大致相同的内径。第二线圈128的内径124可因此提供与第一线圈122相同的电感l。当通过正极化迹线110施加电流时，电流也可流经第二线圈128(例如，在顺时针方向126上，并且与流经第一线圈122的电流大致同一时间或同时地)并且经由共享分支129 返回，从而在电流施加到第一线圈122时产生具有与磁通量125在量值
上相同但在方向上相反的磁通量127(例如，在沿z轴的负方向上或图6的页面或纸张“向内”)。这可能导致分别由流经每个线圈122、128的电流产生的磁通量125、127的通量抵消。在一些实施方案中，可切换电流方向，并且可因此切换第一线圈122和第二线圈128的沿着z轴的磁通量125、 127的方向。在替代实施方案中，第二线圈128可具有与内径124不同的内径。虽然这可能导致在施加电流时第二线圈128产生具有与磁通量127不同的量值的磁通量，但另外的电路或部件可产生补偿由每个线圈122、线圈 128产生的磁通量的差的通量。
[0049]
在一些实施方案中，第一线圈122和第二线圈128可直接耦接(无需任何中间电路或部件)到正极化迹线110和负极化迹线112。当电感器120 串联耦接时，正极化迹线110可耦接到第一电路部件，并且负极化迹线112 可耦接到第二电路部件。具体地，第一电路部件可通过正极化迹线110将具有电流的输入信号提供到电感器120，并且电感器120可减小输入信号的相位噪声，以在负极化迹线112处产生输出信号到第二电路部件。在电感器120并联耦接的情况下，第一电路部件和第二部件可为单个部件。
[0050]
第一线圈122和第二线圈128可在共享输入130处耦接到正极化迹线 110，并且第一线圈122和第二线圈128可在共享输出132处进一步耦接到负极化迹线112。第一线圈122和第二线圈128的共享输入130可包括耦接到第一线圈122和第二线圈128的连接件138a。即，连接件138a可设置在其上设置第一线圈122的x-y平面与其上设置第二线圈128的x-y平面之间，和/或包括其上设置第一线圈的x-y平面和其上设置第二线圈的x-y平面。共享输出输入132可包括耦接到第一线圈122和第二线圈128的连接件138b。即，连接件138b可设置在设置第一线圈122的x-y平面与设置第二线圈128的x-y平面之间，和/或包括设置第一线圈的x-y平面和设置第二线圈的x-y平面。即，输入130和输出132在第一线圈122与第二线圈128 之间共享。电流可从共享输入130分支或分流到每个线圈122、128。电流可经由共享分支129在共享输出132处重新接合以耦接到负极化迹线112。第二线圈128可经由接头134从输入130接收电流，该接头设置在将共享分支129耦接到负极化迹线112的接头136下方(例如，在具有比该接头的z值更大的z值的x-y平面上)，但在一些实施方案中，第二线圈128可设置在接头136上方(例如，在具有比该接头的z值更大的z值的x-y平面上)。接头134可经由连接件138c耦接到第二线圈128。即，连接件138c 可设置在其上设置第二线圈128的x-y平面与其上设置接头134的x-y平面之间，和/或包括其上设置第二线圈的x-y平面和其上设置接头的x-y平面。第一线圈122可被描述为“并联”到第二线圈128，因为电流从正极化迹线110进入线圈122、128，流经线圈122、128，并且在大致同一时间 (例如，大致同时地)通过共享分支129和负极化迹线112从线圈122、 128离开。
[0051]
如图所示，第一线圈122和第二线圈128的每个线圈的至少一部分可包括八角形形状。例如，第一线圈122和第二线圈128中的每个线圈的八角形形状的部分可在七个侧面之间具有六个135
°
的角度，其中七个侧面中的一个侧面(共享分支129的部分)可形成第一线，并且七个侧面中的另一个侧面(最靠近共享输入130)可形成与第一线相交(例如，以90
°
的角度)的第二线。实际上，每个线圈122、128可总共具有七个侧面。
[0052]
为了进一步示出具有并联的两个线圈的电感器120的拓扑，图7a和图 7b示出根据本公开的实施方案的呈三维形式的图6中的电感器120。图7a 示出电感器120的俯视图。如图所示，第一线圈122到输入130的连接件 131在第一x-y平面上路由，该第一x-y平面设置在第二线圈128到输入 130的接头134上方(例如，具有比该接头的z值更大的z值)。特别地，
第一线圈122到输入130的连接件131可在与将共享分支129耦接到负极化迹线112的接头136相同的水平或x-y平面上。在另外或替代实施方案中，第二线圈128到输入130的接头134可设置在第一线圈122到输入130的连接件131和接头136下方(例如，在具有比该连接件的z值更小的z值的x
‑ꢀ
y平面上)。此外，共享分支129可在接头点144处将电流从每个线圈 122、128接合到输出132，该接头点沿着与将共享分支129耦接到负极化迹线112的接头136相同的水平或x-y平面并且在第二线圈128到输入130 的接头134上方(例如，在沿z轴的正极更大的值处)。因此，第一线圈 122和第二线圈128可被构造成使得第一线圈122到输入130的连接件131 与将共享分支129耦接到负极化迹线112的接头136重叠。此外，如图所示，共享分支129与接头136重叠。
[0053]
此外，电感器120的金属可具有适于传输电流并且减小电感器120的高度以更好地配合在电子设备10内的厚度，例如大于0.1微米，例如介于 0.1微米与10微米之间、0.5微米与5微米之间、1微米与4微米之间、2.5 微米与3.8微米之间和/或3微米与3.7微米之间。此外，第二线圈128的输入130的连接件131的金属可具有适于传输电流并且减小电感器120的高度以更好地配合在电子设备10内的厚度，例如大于0.01微米，例如介于 0.01微米与2.5微米、0.1微米与1.5微米之间、0.25微米与1微米之间和/ 或0.5微米与0.8微米之间。另外，位于接头134和接头136处的第二线圈 128的输入130的连接件的金属可具有适于传输电流并且使得接头134和接头136能够彼此重叠而不会导致电感器120的过大高度的厚度，例如大于 0.01微米，例如0.01微米与2.5微米之间、0.1微米与1.5微米之间、0.25 微米与1微米之间和/或0.7微米与0.9微米之间。在一些实施方案中，电感器120的金属可由任何合适的导电材料替换。
[0054]
如上文图5中所述，电感器100的第一串联线圈102和第二串联线圈 108彼此串联。这可能导致电感器100的总电感l为两个线圈的电感的总和。相比之下，图6中的电感器120的拓扑允许第一线圈122和第二线圈 128的每个输入和输出直接(例如，没有中间部件或电路)耦接到正极化迹线110和负极化迹线112，使得第一线圈122和第二线圈128彼此并联，并且因此，可使用以下等式2来确定电感器120的电感：
[0055][0056]
等式2可限定电感器120的总电感(l
total
)、第一线圈122的电感 (l1)和第二线圈128的电感(l2)。当第一线圈122的电感(l1)与第二线圈128的电感(l2)等同时，则电感器120的总电感(l
total
)可大致为线圈中的一个线圈的电感的一半。
[0057]
电感器120的并联8字形配置可避免不使用并联的两个线圈的电感器的其它示例性配置的缺点。例如，在两个线圈的输入经由第一电阻器彼此耦接并且两个线圈的输出经由第二电阻器彼此耦接的情况下，两个线圈可能彼此太远而不能提供由在每个相应线圈中流动的电流产生的磁通量的足够通量抵消。然而，两个线圈可耦接到一个高速电容器组，其中每个线圈的输入和输出彼此连接。
[0058]
在另一示例性配置中，两个线圈可定位于彼此靠近，但每个线圈的输入和输出面向彼此相反的方向。因此，两个线圈可不耦接在一起。两个线圈的紧密接近可提供由在每个相应线圈中流动的电流产生的磁通量的足够通量抵消。然而，每个线圈可彼此异步地从相应高速电容器组接收功率。高速电容器组可需要彼此同步以用于电感器的足够电感和性
能。相比之下，电感器120的并联8字形配置避免了由于其拓扑而在这些示例性配置中固有的缺点。
[0059]
鉴于以上内容，图8是绘示根据本公开的实施方案的图5的电感器100 的电感152和154以及图6的电感器120的电感156和158的曲线图150。如曲线图150中所示，x轴表示频率(ghz)，并且y轴表示以亨利(h) 为单位的电感。电感152对应于电感器100在125
°
摄氏度(c)下的总电感，电感154对应于电感器100在55℃下的总电感，电感156对应于电感器120在125℃下的总电感，并且电感158对应于电感器120在125℃下的总电感。如图所示，电感152、154、156、158通常随着对应频率的增加而增加。特别地，在特定频率151下，电感器100和电感器120的电感可类似。在一个示例中，当特定频率151大致等于25.00ghz时，电感152和 154可分别是106.9128皮亨(ph)和106.3418ph，并且电感156和158可分别是102.9843ph和102.5915ph。
[0060]
图9是绘示根据本公开的实施方案的图5的电感器100的质量因子162 和164以及图6的电感器120的质量因子166和168的曲线图160。如曲线图160中所示，x轴表示频率(ghz)，并且y轴表示质量因子(q)。如曲线图160中进一步所示，电感器100在125℃下的质量因子162、电感器 100在55℃下的质量因子164、电感器120在125℃下的质量因子166以及电感器120在55℃下的质量因子168各自示出影响质量因子的温度变化和灵敏度。
[0061]
在特定频率161下，电感器120的质量因子166和168大于电感器100 的质量因子162和164。在一个示例中，当特定频率161大致等于25.00 ghz时，电感器120的质量因子166和168分别为27.2649和23.9551，并且电感器100的质量因子162和164分别为20.0021和17.5877。重新参考图7，电感器100和电感器120在25.00ghz下具有类似电感。因此，在与电感器100的串联线圈配置相比时，电感器120的并联线圈配置可实现类似的电感，同时提供更大的总体质量因子，并且因此可实现更大的相位噪声降低(例如，如上文等式1所证实)。
[0062]
在一些实施方案中，可在收发器30中实现并联线圈配置的替代配置。例如，图10示出根据本公开的实施方案的并联电感器170的替代配置。电感器170的第一线圈172可具有内径174。第一线圈172的内径174可限定第一线圈172的电感l。当电流从正极化迹线110施加到第一线圈172(例如，在逆时针方向173上)时，第一线圈172可产生磁通量175(例如，在沿z轴的正方向上或图10的纸张或页面“向外”)。接着，电流可通过共享分支179返回到负极化迹线112。第一线圈172可相对于共享分支179对称地设置为与第二线圈178相对。
[0063]
第二线圈178可具有与内径174大致相同的内径。因此，第二线圈178 的内径174可限定与第一线圈172的电感相同的电感l。当电流从正极化迹线110施加到第二线圈178(例如，在顺时针方向176上)时，第二线圈 178可产生磁通量177(例如，在沿z轴的负方向上或图10的页面或纸张“向内”)。接着，电流可通过共享分支179返回。第一线圈172的磁通量175可与第二线圈178的磁通量177在量值上相等并且在方向上相反。这可能导致分别由每个线圈产生的磁通量175、177的通量抵消。在一些实施方案中，可切换第一线圈172和第二线圈178的沿着z轴的磁通量175、 177的方向。在替代实施方案中，第二线圈178可具有与内径174不同的内径。虽然这可能导致第二线圈178产生与磁通量175不同的磁通量，但另外的电路可补偿由每个线圈产生的磁通量的差。
[0064]
在一些实施方案中，第一线圈172和第二线圈178可直接耦接(无需任何中间电路或部件)到正极化迹线110和负极化迹线112。当电感器170 串联耦接时，正极化迹线110可
耦接到第一电路部件，并且负极化迹线112 可耦接到第二电路部件。具体地，第一电路部件可通过正极化迹线110将具有电流的输入信号提供到电感器170，并且电感器170可减小输入信号的相位噪声以在负极化迹线112处产生输出信号到第二电路部件。在电感器170并联耦接的情况下，第一电路部件和第二部件可为单个部件。
[0065]
如图10所示，第一线圈172的第一输入分支180a和第二线圈178的第二输入分支180b各自单独地耦接到正极化迹线110。即，每个线圈 172、178具有直接和单独的连接(例如，无需介入或中间电路或部件)到正极化迹线110。这与图6中的电感器120的配置进行比较，该电感器使用共享输入130将第一线圈122和第二线圈128耦接到正极化迹线110。每个线圈172、178的输入分支180a、180b可与共享分支179共同延伸、对准或平行。
[0066]
在一些实施方案中，正极化迹线110可设置在输入分支180a和180b 下方(例如，在具有比该输入分支的z值更小的z值的x-y平面下方或在该 x-y平面上)。正极化迹线110可分别经由连接件186a和连接件186b耦接到输入分支180a和180b。即，连接件186a可设置在其上设置输入分支 180a的x-y平面与其上设置正极化迹线110的x-y平面之间，和/或包括其上设置输入分支的x-y平面和其上设置正极化迹线的x-y平面。类似地，连接件186b可设置在其上设置输入分支180b的x-y平面与其上设置正极化迹线110的x-y平面之间，和/或包括其上设置输入分支的x-y平面和其上设置正极化迹线的x-y平面。
[0067]
由于每个线圈172、178具有直接和单独的连接(例如，输入分支 180a、180b)到正极化迹线110，因此可将具有从正极化迹线110接收的交流电流(ac)电压波的形式的输入信号分成两个ac电压波，每个ac 电压波在输入分支180a、180b中行进。以这种方式划分输入信号可能导致穿过输入分支180a、180b的两个分离ac电压波由于例如真实世界缺陷 (例如，制造缺陷导致输入分支180a、180b不具有确切相同尺寸、材料组成、环境条件等)而彼此异相。这可能导致耦接到电感器170的输出的电路经历信号调制问题、信噪比最大化问题或其它信号处理并发症。为了减小或消除此相位不对准，耦接器184可将每个线圈172、178的输入分支 180a、180b中的每个输入分支耦接在一起，以确保每个输入分支180a、 180b中的信号(例如，ac电压波形)彼此同相。如图所示，耦接器184 可与共享分支179正交或相交。即，耦接器184的横向轴线可与共享分支 179的横向轴线正交或相交。耦接器184可设置在第一线圈172到输入180 的连接件181下方(例如，在具有比该连接件的z值更小的z值的x-y平面下方或在该x-y平面上)。耦接器184可经由连接件186c连接到第一线圈 172。即，连接件186c可设置在设置耦接器184的x-y平面与设置第一线圈172的x-y平面之间。类似地，耦接器184可设置在第二线圈178到输入 180的连接件185下方(例如，在具有比该连接件的z值更小的z值的x-y 平面下方或在该x-y平面上)。耦接器184可经由连接件186d连接到第二线圈178。即，连接件186d可设置在设置耦接器184的x-y平面与设置第二线圈178的x-y平面之间。
[0068]
另外，第一线圈172和第二线圈178可在共享输出182处耦接到负极化迹线112。即，输出182在第一线圈172与第二线圈178之间共享。在一些实施方案中，负极化迹线112可设置在共享输出182下方(例如，在具有比该共享输出的z值更小的z值的x-y平面下方或在该x-y平面上)。负极化迹线112可经由连接件186e耦接到共享输出182。即，连接186e可设置在其上设置共享输出182的x-y平面与其上设置负极化迹线112的x-y 平面之间，和/或包括其上设置共享输出的x-y平面和其上设置负极化迹线的x-y平面。
[0069]
电流可从第一线圈172和第二线圈178的输入180流经第一线圈172 和第二线圈178。如先前在一些实施方案中所述，电流可从第一线圈172或第二线圈178的仅一个输入180通过耦接器184流到相对线圈。在任何情况下，电流可经由共享分支179在共享输出182处重新接合，并且流到负极化迹线112。第一线圈172可被描述为“并联”到第二线圈178，因为电流从正极化迹线110进入线圈172、178，流经线圈172、178，并且在大致同一时间(例如，大致同时地)经由共享分支179和负极化迹线112通过共享输出182从线圈172、178离开。
[0070]
如图所示，第一线圈172和第二线圈178中的每个线圈的至少一部分可包含八角形形状。例如，第一线圈172和第二线圈178中的每个线圈的八角形形状的部分可在七个侧面之间具有六个135
°
的角度，其中七个侧面中的一个侧面(共享分支179的部分)可形成第一线，并且七个侧面中的另一个侧面(最靠近输入分支180a、180b)可形成与第一线相交(例如，以90
°
的角度)的第二线。实际上，每个线圈172、178可总共具有七个侧面。
[0071]
为了进一步示出具有并联的两个线圈的电感器170的配置，图11a和图11b示出根据本公开的实施方案的呈三维形式的图10中的电感器170。图11a示出电感器170的俯视图，并且图11a示出电感器170的仰视图。第一线圈172到输入180的连接件181与耦接器184重叠(例如，在具有比该耦接器的z值更大的z值的x-y平面上方或在该x-y平面上)。特别地，第一线圈122到输入130的连接件181可在与第二线圈178到输入180的连接件185以及会聚第一线圈172和第二线圈178的共享分支179相同的水平或x-y平面上。耦接器184可耦接每个线圈172、178的输入180，并且将电流从正极化迹线110提供到输入180。因此，第一线圈172和第二线圈 178可被构造成使得第一线圈172到输入180的连接件181、第二线圈178 到输入180的连接件185以及共享分支179各自与耦接器184重叠。
[0072]
此外，电感器170的金属可具有适于传输电流并且减小电感器170的高度以更好地配合在电子装置10内的厚度，例如大于0.1微米，例如介于 0.1微米与10微米之间、0.5微米与5微米之间、1微米与4微米之间、2.5 微米与3.8微米之间和/或3微米与3.7微米之间。耦接器184的金属可具有大于0.01微米的厚度，例如介于0.01微米与2.5微米之间、0.1微米与1.5 微米之间、0.25微米与1微米之间和/或0.5微米与0.8微米之间。电感器 170的金属可包括任何合适的导电材料或由任何合适的导电材料替换。
[0073]
已经以示例的方式示出了上述具体实施方案，并且应当理解，这些实施方案可容许各种修改和另选形式。还应当理解，权利要求书并非旨在限于所公开的特定形式，而是旨在覆盖落在本公开的实质和范围内的所有修改、等同物和另选方案。
[0074]
本文所述的和受权利要求保护的技术被引用并应用于实物和实际性质的具体示例，其明显改善了本技术领域，并且因此不是抽象、无形或纯理论的。此外，如果附加到本说明书结尾的任何权利要求包含被指定为“用于[执行][功能]...的装置”或“用于[执行][功能]...的步骤”的一个或多个元件，则这些元件将按照35u.s.c.112(f)进行解释。然而，对于任何包含以任何其他方式指定的元件的任何权利要求，这些元件将不会根据35u.s.c. 112(f)进行解释。
[0075]
众所周知，使用个人可识别信息应遵循公认为满足或超过维护用户隐私的行业或政府要求的隐私政策和做法。具体地，应管理和处理个人可识别信息数据，以使无意或未经授权的访问或使用的风险最小化，并应当向用户明确说明授权使用的性质。

技术特征：

1.一种电感器，包括：共享分支；第一线圈，被耦接到所述共享分支，所述第一线圈被配置为在第一旋转方向上将电流的第一部分从第一输入分支引导到所述共享分支；第二线圈，被耦接到所述共享分支，所述第二线圈被配置为在与所述第一旋转方向相反的第二旋转方向上将所述电流的第二部分从第二输入分支引导到所述共享分支；以及耦接器，将所述第一输入分支耦接到所述第二输入分支。2.根据权利要求1的电感器，包括：第一端子，被耦接到所述第一输入分支，并且被配置为接收所述电流的所述第一部分；以及第二端子，被耦接到所述第二输入分支，并且被配置为接收所述电流的所述第二部分，所述共享分支被配置为基于所述电流的所述第一部分和所述电流的所述第二部分来生成输出电流。3.根据权利要求1所述的电感器，其中所述第一输入分支和所述第二输入分支都被耦接到被配置为提供所述电流的电路。4.根据权利要求1所述的电感器，其中所述共享分支被耦接到电路，所述共享分支被配置为组合所述电流的所述第一部分和所述电流的所述第二部分，并且向所述电路提供所组合的所述电流。5.根据权利要求1所述的感应器，其中所述第一旋转方向包括逆时针方向，并且所述第二旋转方向包括顺时针方向。6.根据权利要求1所述的电感器，其中所述第一线圈和所述第二线圈具有相同的直径。7.根据权利要求1所述的电感器，其中所述第一输入分支和所述第二输入分支与所述共享分支共同延伸，所述共享分支与所述耦接器重叠。8.根据权利要求1所述的电感器，其中所述第一线圈、所述第二线圈和所述共享分支被设置在第一平面上，并且所述耦接器被设置在第二平面上。9.根据权利要求1所述的电感器，其中所述耦接器被配置为减少由所述电流的所述第一部分和所述电流的所述第二部分生成的相位噪声。10.一种电子设备，包括：一个或多个天线；以及收发器，被耦接到所述一个或多个天线，所述收发器包括电感器，所述电感器具有被并联耦接到第二线圈的第一线圈。11.根据权利要求10所述的电子设备，其中所述第一线圈包括第一电感，所述第二线圈包括第二电感，并且所述第一电感等于所述第二电感。12.根据权利要求11所述的电子设备，其中所述电感器包括等于所述第一电感或者所述第二电感的一半的总电感。13.根据权利要求10所述的电子设备，其中在电流被施加到所述第一线圈和所述第二线圈时，所述第一线圈产生第一磁场，并且所述第二线圈产生第二磁场，所述第一磁场与所述第二磁场在方向上相反。14.根据权利要求10所述的电子设备，其中所述第一线圈包括第一直径，并且所述第二
线圈包括等于所述第一直径的第二直径。15.根据权利要求10所述的电子设备，其中所述第一线圈和所述第二线圈各自包括七个侧面。16.根据权利要求15所述的电子设备，其中所述七个侧面中的一个侧面包括共享分支，所述共享分支连接所述第一线圈和所述第二线圈。17.一种电压控制振荡器，包括：第一线圈；第二线圈；以及共享电路路径，耦接所述第一线圈和所述第二线圈，所述第一线圈包括第一直径，并且所述第二线圈包括等于所述第一直径的第二直径。18.根据权利要求17所述的电压控制振荡器，其中所述第一直径和所述第二直径均大于或等于40微米。19.根据权利要求17所述的电压控制振荡器，其中所述第一线圈和所述第二线圈被配置为从第一电路部件接收第一信号，并且所述共享电路路径被配置为生成具有比所述第一信号更少的相位噪声的第二信号。20.根据权利要求19所述的电压控制振荡器，其中所述共享电路路径被配置为向第二电路部件输出所述第二信号。

技术总结

本公开涉及用于相位噪声减小的电感器拓扑。一种电压控制振荡器可包括电感器。该电感器可包括耦接到电子部件的第一线圈。该电感器可包括耦接到该第一电路部件的第一线圈、经由接头耦接到该第一电路部件并与该第一线圈并联的第二线圈以及耦接到该第二电路部件、该第一线圈和该第二线圈的共享电路路径，该共享电路路径与该接头重叠。该电感器可被配置为减小由该电子部件产生的相位噪声。由该电子部件产生的相位噪声。由该电子部件产生的相位噪声。