一种具有高瞬态响应的ddr存储器用
终端调整器技术领域
1.本发明涉及终端调整器，特别涉及一种具有高瞬态响应的ddr存储器用终端调整器。
背景技术：
2.存储器作为计算机三大组件之一，其技术经历了dram、sdram以及ddr sdram等阶段。美国电子工程发展协会jedec为了解决cpu的访问速度问题，特地制定了高速内存的接口协议sstl。ddr存储器称为“双倍数据率同步动态存储器”，是在sdram基础上(同步动态随机存取存储器)发展而来。与单数据速率相比，ddr技术实现了一个时钟周期内进行两次读/写操作，即在时钟的上升沿和下降沿分别执行一次读/写操作。
3.如图1所示，ddr sdram系统通常要求有三个电源，分别为电源
电压vddq、总线终端电源vtt(具有sink和source功能)以及参考电压vref。在ddr存储器中，芯片组(chipset)输出缓冲器采用推挽结构，ddr memory接收端采用差分比较器结构，rs和rt为匹配电阻。
4.总线终端电压vtt和参考电压vref均为0.5*vddq，且能够精确跟随vddq。如果chipset输出缓冲器控制信号为低电位时，
电流从vddq流向vtt；chipset输出缓冲器控制信号为高电位时，电流从vtt流向gnd。通过chipset输出缓冲器控制信号与ddr memory接收端差分比较器结合，实现ddr读/写操作。
5.目前国内外在ddr存储器终端调整器研究领域，研究相对较少。其中目前已知的技术文献情况如下：
6.专利号为us 11,287,839 b2的美国专利，公开了一种双环路ldo电压调整器，电路原理如图2所示。该电压调整器包含一个电流镜，通过镜像电流和电阻r1、r2产生vout电压，同时vout电压通过电阻r1和r2进行分压，分压后的vdiv经误差放大器放大后，控制mn3的开启状态，从而维持整个闭环环路的稳定性。
7.该电路缺点是驱动能力有限，通过调整电流镜的镜像比例，提供稳定的驱动。
8.专利号为us us 10,234,883 b1的美国专利，公开了一种双环路适应性ldo电压调整器，电路原理如图3所示。该电路包含一个电压环路和一个电流环路，电流环路通过一个源跟随耦合到输出端。该电路同样因电流是镜像产生的，当负载变化较大时，mp3管很难适应电流的剧烈变化而提供满足要求的电流。
9.专利号为us 10,860,045 b1的美国专利，公开了一种高压共用的推-拉缓冲器电路，电路原理如图4所示。该电路由输入级、缓冲级以及输出级构成，输出级由推挽输出构成，具有一定的流出和吸入电流的功能。该电路的输出级由于分别由vy和vx控制，其中vy处电压由m8、m12、m7、m11、m10提供，当负载变化剧烈时，vout电压很容易因m9无法提供最够的驱动电流而被拉低。
10.《环境技术》2020年s01期发表了一篇《一种低压ddr终端调整器芯片》，图5为ddr终端调整器架构图。该ddr终端调整器，由缓冲器、误差放大器、电流放大器+高、低边功率管组成。系统的稳定性由外部电容cout来提供，cout具有较大的容值，能够稳定vtt的输出。从仿
真结果来看，当输出驱动在-3a～3a范围内变化时，vtt输出变化幅度约为
±
12mv左右。
11.《电子与封装》2018年18卷4期上发表了一篇《一种适用于ddr内存驱动的ldo芯片设计》，文中提出一种可应用于ddr内存驱动的ldo芯片。电路图如图6所示。该电路采用了一种较为新颖的频率补偿方法，通过在mnp1功率管的栅极和源级增加一个电阻，以及在mnp2功率管的栅极连接一个电阻到地。从仿真结果来看，当电流在-1.5a～1.5a变化时，瞬态响应过冲会有63mv的过冲。
技术实现要素：
12.本发明目的是：提供一种一种具有高瞬态响应的ddr存储器用终端调整器。
13.本发明的技术方案是：
14.一种具有高瞬态响应的ddr存储器用终端调整器，所述ddr存储器要求三个供电源，分别为主电源电压v
ddq
、总线终端电压v
tt
以及参考电压v
ref
，
15.其特征在于，所述终端调整器包括：
[0016]vref
产生电路：包括驱动缓冲器；电源电压v
ddq
通过电阻r1和r2分压后，由驱动缓冲器产生输出ddr存储器用的参考电压v
ref
；
[0017]
误差放大器组：包括两个误差放大器ampa和ampb；两个误差放大器正端共同接到电阻r1和r2分压节点v1；两个误差放大器负端共同连接在v
sense
端，v
sense
端为总线终端电压v
tt
反馈输入端；
[0018]
瞬态增强级：包括反馈电路和瞬态增强电路，用于监测输出电压的变化，当输出端产生瞬间较大的电流导致总线终端电压v
tt
发生变化时，反馈电路监测到该变化将瞬间反馈到瞬态增强模块中，瞬态增强模块通过提高输出管的驱动能力，来抑制瞬态过冲的产生；
[0019]
输出级，采用一个pmos功率管mp和一个nmos功率管mn组成的推挽式输出结构，功率管mp和功率管mn的栅极电压分别与两个误差放大器输出端相连。
[0020]
优选的，所述的两个误差放大器ampa和ampb，采用p输入的折叠式共源共栅运放；ampa的输入级是由mp0和mp1组成，ampb的输入级是由mp2和mp3组成，输入级经共源共栅放大器放大后，分别输出到控制功率管mp和mn。
[0021]
优选的，两个误差放大器ampa和ampb的运放偏置电流均采用cascode结构；nmos功率管mn3、mn4、mn7、mn8提供运放工作的偏置电流；nmos功率管mn1、mn2与pmos功率管mp0、mp1组成ampa的共源共栅输入级，nmos功率管mn5、mn6与pmos功率管mp2、mp3组成ampb的共源共栅输入级；pmos功率管mp8、mp9、mp10、mp11构成低压共源共栅电流镜，把ampa的双端输出转换为单端输出；pmos功率管mp12、mp13、mp14、mp15构成低压共源共栅电流镜，把ampb的双端输出转换为单端输出；主通路上的器件工作在亚阈值，运放中的其他器件工作在饱和区。
[0022]
优选的，所述瞬态增强级的瞬态增强电路包括瞬态增强管，瞬态增强管由pmos功率管mp20、mp21和nmos功率管mn20、mn21组成；其中mp20和mn20的漏端与功率管mp的栅端vp1相连，mp21和mn21的漏端与功率管mn的栅端vn1相连；mp20和mp21的源端与功率管共电源，mn20和mn21的源端分别接地；
[0023]
误差放大器采用的双端输入单端输出，其两个输入端分别与vtt和v1相连，输出端vctl接瞬态增强管的mp20、mp21、mn20、mn21的栅端。
[0024]
优选的，所述误差放大器的形式，是单级运算放大器、多级运算放大器、套筒式运算放大器、折叠共源共栅式运算放大器、共源级放大器、积分器中的一种。
[0025]
优选的，所述瞬态增强电路的形式，是类反相器，或者是能起到控制栅极功能的偏置模块。
[0026]
优选的，组成终端调整器的误差放大器是全对称架构。
[0027]
本发明的优点是：
[0028]
1、本发明的ddr存储器用终端调整器，采用双环路设计，第一个环路是电路保持稳定工作的基础，第二个环路是瞬态增强环路，提高电路的瞬态响应能力；系统的环路稳定性由主环路决定，而主环路的稳定性由外接电容确定，主环路不稳定时，系统将发生震荡。
[0029]
2、本发明为了确保偏置电流镜像的准确性，运放的偏置电流均采用cascode结构。为了保证电路在低压情况下能够正常工作，令主通路上的器件工作在亚阈值，运放中的其他器件工作在饱和区。
[0030]
3、本发明的瞬态增强由反馈电路和瞬态增强电路组成，监测输出电压的变化，当输出端产生瞬间较大的电流导致vtt输出电压发生变化时，反馈电路监测到该变化将瞬间反馈到瞬态增强模块中，瞬态增强模块通过提高输出管的驱动能力，来抑制瞬态过冲的产生。当负载电流急速变化时，ddr存储器用终端调整器的输出端会根据需要吸收或输出电流以保证ddr总线终端电压的变化在一个小幅度范围内。
附图说明
[0031]
下面结合附图及实施例对本发明作进一步描述：
[0032]
图1为现有技术中ddr存储器sstl接口基本电源管理结构原理图；
[0033]
图2为现有技术中双环路ldo电压调整器原理图；
[0034]
图3为现有技术中双环路适应性ldo电压调整器原理图；
[0035]
图4为现有技术中高压共用的推-拉缓冲器电路原理图；
[0036]
图5为现有技术中低压ddr终端调整器芯片原理图；
[0037]
图6为现有技术中适用于ddr内存驱动的ldo芯片原理图；
[0038]
图7为本发明的高瞬态响应的ddr存储器用终端调整器原理框图；
[0039]
图8为本发明的ddr存储器用终端调整器的一种实现方式原理图；
[0040]
图9为本发明的ddr存储器用终端调整器的驱动增强电路实现方式原理图；
[0041]
图10为原ddr存储器用终端调整器的瞬态响应图；
[0042]
图11为本发明ddr存储器用终端调整器的瞬态响应图。
具体实施方式
[0043]
存储器作为计算机三大组件之一，通常要求有三个电源，分别为电源电压vddq、总线终端电源vtt(具有sink和source功能)以及参考电压vref。在ddr存储器中，芯片组(chipset)输出缓冲器采用推挽结构，ddr memory接收端采用差分比较器结构，rs和rt为匹配电阻。
[0044]
本发明公开了一种具有高瞬态响应的ddr存储器用终端调整器，其原理框图如图7所示。
[0045]
本发明主要由vref产生电路、误差放大器、瞬态增强模块以及驱动输出级组成，其中vtt与vsense通过外部引线连接在一起。
[0046]
vref产生电路：主要是产生ddr存储器用的参考电压，其是由vddq电压通过r1和r2电阻分压后，由驱动缓冲器输出。
[0047]
误差放大器：本发明所用的误差放大器是由两个完全对称的误差放大器组成，其正输入端共同接到v1端，v1端是vddq通过电阻r1和r2分压得到的。其负输入端共同连接在vsense端。其中vsense端为vtt反馈输入端。
[0048]
瞬态增强级：瞬态增强级主要由反馈电路和瞬态增强电路组成，其作用是监测输出电压的变化，当输出端产生瞬间较大的电流导致vtt输出电压发生变化时，反馈电路监测到该变化将瞬间反馈到瞬态增强模块中，瞬态增强模块通过提高输出管的驱动能力，来抑制瞬态过冲的产生。
[0049]
输出级：输出级主要由一个pmos功率管和一个nmos功率管组成。
[0050]
图8为ddr存储器用终端调整器的一种实现方式，电路是由两个完全对称的折叠式共源共栅运放组成，两个折叠式共源共栅运放的输入端彼此连接在一起，一端与v1相连，另一端则共同接在vsense反馈输入端。由于本文设计的ddr线性调整器需要应用于sdram、ddr、ddr2、ddr3、ddr4上，芯片工作电压较低，因此采用p输入的折叠式共源共栅运放，既可以满足较低的输入电压要求，又可以提供较高的电压增益。
[0051]
其中vddq经电阻分压后经v1分别输入到误差放大器ampa和ampb的正端，ampa的输入级是由mp0和mp1组成，ampb的输入级是由mp2和mp3组成，输入级经共源共栅放大器放大后，分别输出到控制功率管mp和mn。输出级为上下推挽输出，当负载拉电流时，上管mp工作，下管mn关断，当负载灌电流时，下管mn工作，上管mp关断。为了确保偏置电流镜像的准确性，运放的偏置电流均采用cascode结构。mn3、mn4、mn7、mn8提供运放工作的偏置电流。mn1、mn2与mp0、mp1组成ampa的共源共栅输入级，mn5、mn6与mp2、mp3组成ampb的共源共栅输入级。mp8、mp9、mp10、mp11构成低压共源共栅电流镜，把ampa的双端输出转换为单端输出。mp12、mp13、mp14、mp15构成低压共源共栅电流镜，把ampb的双端输出转换为单端输出。为了保证电路在低压情况下能够正常工作，令主通路上的器件工作在亚阈值，运放中的其他器件工作在饱和区。
[0052]
此时vp1和vpn1处的运放输出电阻分别为
[0053]reqp1
＝[(g
mn2
+g
mbn2
)
×ron2
×
(r
op0
//r
on4
)]//[(g
mp11
+g
mbp11
)
×rop11
×rop9
](1)
[0054]reqn1
＝[(g
mn6
+g
mbn6
)
×ron6
×
(r
op2
//r
on8
)]//[(g
mp15
+g
mbp15
)
×rop15
×rop13
](2)
[0055]
由于电压调整器需要提供较大的电流，因此，功率管mp和mn的尺寸通常较大，从而导致其寄生电容较大。因此电路存在极点
[0056][0057]
式中ccp为vp1处的对地电容，ccn为vn1处的对地电容。
[0058]
由于该电压调整器用于ddr环境下，需要具有sink和source功能，同时由于流入或者流出的电流要满足-1.5a～1.5a的范围，从而导致该电压调整器的输出端等效电阻变化剧烈，电路的零极点会因此发生较大的变化，致使系统的稳定性出现问题。
[0059]
当负载较轻时，此时系统输出阻抗ro为
[0060][0061]
输出端看到的电容为：
[0062]ceq
＝c
l
+c
gdp
+c
gdn
(5)
[0063]
因此输出级存在一个极点为：
[0064][0065]
当负载较轻时，此时电路的主极点在ω
p2
。
[0066]
当负载较重时，此时为了吸收或流出较大的电流，因此ro变得极低，因此主极点变为ω
pp1
或ω
pn1
，主极点的改变，有时会带来系统稳定性问题。
[0067]
因此为了提高系统的稳定性，同时提高系统的快速响应能力，需要在输出端增加大电容来降低输出阻抗变低带来的影响。
[0068]
然而单纯的增加电容，虽然可以提高电路的稳定性，降低负载对系统的影响，但由于其驱动能力等问题的影响，该电路的输出仍随负载变化较大。
[0069]
本发明所设计的瞬态增强模块在图8中的具体实现方式如图9所示。
[0070]
其中误差放大器选择了一种简单的双端输入单端输出的实现方式，其两个输入端分别与vtt和v1相连，输出端vctl接瞬态增强管的mp20、mp21、mn20、mn21的栅端。(双端输入单端输出误差放大器可以具有多种实现方式，如套筒式，折叠共源共栅式，甚至简单的源跟随等方式均可)。
[0071]
瞬态增强管由mp20、mp21、mn20、mn21组成，其特点是mp20和mn20的漏端与功率管mp的栅端vp1相连，mp21和mn21的漏端与功率管mn的栅端vn1相连。mp20和mp21的源端与功率管共电源，mn20和mn21的源端分别接地。
[0072]
当负载电流急速变化时，ddr存储器用终端调整器的输出端会根据需要sink(吸收)或source(输出)电流以保证ddr总线终端电压的变化在一个小幅度范围内。
[0073]
图10所示为原ddr存储器用终端调整器在负载电流为-1.5a～1.5a范围内vtt输出电压的瞬态响应图，从图中可以看到，虽然电路采用了大电容来对环路进行稳定，但在电流瞬变阶段，仍然会产生峰峰值为33mv的过冲，同时vtt输出电压也会随负载电流变化而产生变化。
[0074]
图11所示为采用本发明ddr存储器用终端调整器在负载电流为-1.5a～1.5a范围内vtt输出电压的瞬态响应图，从图中可以看到，通过在原输出环路中，增加新的反馈环路，系统的稳定性大大提高，系统的瞬态响应也大大提高了。负载电流在-1.5a～1.5a范围内变化时，产生的峰峰值过冲仅有16.4μv，过冲缩小2000倍。极大的提高了电路的瞬态响应能力。
[0075]
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。
技术特征：
1.一种具有高瞬态响应的ddr存储器用终端调整器，所述ddr存储器要求三个供电源，分别为主电源电压v
ddq
、总线终端电压v
tt
以及参考电压v
ref
，其特征在于，所述终端调整器包括：v
ref
产生电路：包括驱动缓冲器；电源电压v
ddq
通过电阻r1和r2分压后，由驱动缓冲器产生输出ddr存储器用的参考电压v
ref
；误差放大器组：包括两个误差放大器ampa和ampb；两个误差放大器正端共同接到电阻r1和r2分压节点v1；两个误差放大器负端共同连接在v
sense
端，v
sense
端为总线终端电压v
tt
反馈输入端；瞬态增强级：包括反馈电路和瞬态增强电路，用于监测输出电压的变化，当输出端产生瞬间较大的电流导致总线终端电压v
tt
发生变化时，反馈电路监测到该变化将瞬间反馈到瞬态增强模块中，瞬态增强模块通过提高输出管的驱动能力，来抑制瞬态过冲的产生；输出级，采用一个pmos功率管mp和一个nmos功率管mn组成的推挽式输出结构，功率管mp和功率管mn的栅极电压分别与两个误差放大器输出端相连。2.根据权利要求1所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，所述的两个误差放大器ampa和ampb，采用p输入的折叠式共源共栅运放；ampa的输入级是由mp0和mp1组成，ampb的输入级是由mp2和mp3组成，输入级经共源共栅放大器放大后，分别输出到控制功率管mp和mn。3.根据权利要求2所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，两个误差放大器ampa和ampb的运放偏置电流均采用cascode结构；nmos功率管mn3、mn4、mn7、mn8提供运放工作的偏置电流；nmos功率管mn1、mn2与pmos功率管mp0、mp1组成ampa的共源共栅输入级，nmos功率管mn5、mn6与pmos功率管mp2、mp3组成ampb的共源共栅输入级；pmos功率管mp8、mp9、mp10、mp11构成低压共源共栅电流镜，把ampa的双端输出转换为单端输出；pmos功率管mp12、mp13、mp14、mp15构成低压共源共栅电流镜，把ampb的双端输出转换为单端输出；主通路上的器件工作在亚阈值，运放中的其他器件工作在饱和区。4.根据权利要求3所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，所述瞬态增强级的瞬态增强电路包括瞬态增强管，瞬态增强管由pmos功率管mp20、mp21和nmos功率管mn20、mn21组成；其中mp20和mn20的漏端与功率管mp的栅端vp1相连，mp21和mn21的漏端与功率管mn的栅端vn1相连；mp20和mp21的源端与功率管共电源，mn20和mn21的源端分别接地；误差放大器采用的双端输入单端输出，其两个输入端分别与vtt和v1相连，输出端vctl接瞬态增强管的mp20、mp21、mn20、mn21的栅端。5.根据权利要求4所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，所述误差放大器的形式，是单级运算放大器、多级运算放大器、套筒式运算放大器、折叠共源共栅式运算放大器、共源级放大器、积分器中的一种。6.根据权利要求5所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，所述瞬态增强电路的形式，是类反相器，或者是能起到控制栅极功能的偏置模块。7.根据权利要求5所述的具有高瞬态响应的ddr存储器用终端调整器，其特征在于，组成终端调整器的误差放大器是全对称架构。
技术总结
本发明公开了一种具有高瞬态响应的DDR存储器用终端调整器，包括：V
技术研发人员：
唐兴刚 武凤芹 龙善丽 童紫平 吴传奇 徐福彬 张慧 张紫乾 顾逸尘
受保护的技术使用者：
中国兵器工业集团第二一四研究所苏州研发中心
技术研发日：
2022.07.07
技术公布日：
2022/9/6
